40它ロジックセルで6mm逞のパッケ〖ジのFPGAをLatticeがリリ〖ス
≈CPUを礁姥したSoCではなく、SoCに迫極怠墻を納裁するため漓脫攙烯を肋けたいが、井房で眶它ゲ〖トくらいは瓦しい∽、という妥滇に圭ったFPGAをLattice Semiconductorがリリ〖スした。しかも256ビットの芭規(guī)步できる詞帽には今き垂えられないセキュリティも瞥掐している。黎眉のクルマやIndustry 4.0羹け緩度怠達(dá)、奶慨答孟渡などに羹く。
哭1 パッケ〖ジサイズが票霹墑の1/3と井房で、掐叫蝸デ〖タ廬刨が1.5Gbpsと光廬 叫諾¨Lattice Semiconductor
Latticeのビジネスはかなりユニ〖クだ。XilinxやIntel∈奠Altera∷のような畝光礁姥步、畝光怠墻步は晾わず、やや光怠墻步鎳刨の炳脫で迫極の漓脫攙烯を肋紛したいユ〖ザ〖に羹けている。海攙の瀾墑≈Certus-NX∽シリ〖ズは、XilinxのArtixs-7やIntelのCyclone Vなどに陵碰する瀾墑だが、頂圭メ〖カ〖はもっとハイエンドの瀾墑倡券に礁面させており、驕丸瀾墑のまま井房步や光怠墻步、光拉墻步をしていない。ここにLatticeの晾う輝眷がある。
SoCを肋紛しようとすると、CPUの聯(lián)買、ソフトウエア倡券、件收怠墻の聯(lián)買と礁姥步、などシステム肋紛から幌めなければならずそれだけでも2×3鉗かかってしまう。もちろん、コストも光い。そこで、SoCはそのままにして、納裁怠墻をFPGAによる漓脫攙烯で悸附するという緘恕はスマ〖トフォンをはじめ、いろいろな炳脫で蝗われるようになってきた。
Certus-NXシリ〖ズは、ICパッケ〖ジサイズが票霹墑の1/3、I/O眶が1mm2碰たり2.3擒と光泰刨で、汗瓢I/Oのデ〖タ廬刨が1.5Gbpsと70%光廬になっている。ロジックサイズは17K×40Kのロジックセルやメモリなども礁姥しているほかに、5Gbpsのレ〖ンを積つPCIeバスや、18∵18ビットの捐換達(dá)を2改礁姥したDSP、ADコンバ〖タなども柒壟している∈哭2∷。
哭2 Certus-NXの柒嬸菇喇 叫諾¨Lattice Semiconductor
禱窖弄には、28nmル〖ルのFD-SOI∈Fully Depleted Silicon on Insulator∷プロセスを蝗っているため、SER∈ソフトエラ〖唯∷が驕丸の1/100、久銳排蝸は1/4と井さい。拉墻は28nmのFD-SOIは14/16nmのFinFETプロセスとほぼ票じと咐われている。
FPGAはロジックを菇喇するための芹俐儡魯のスイッチの舔充をSRAMが蔡たしているが、彈瓢箕には排富を掐れるとすぐに嘲嬸フラッシュなどのメモリからコンフィギュレ〖ションなどのデ〖タをSRAMにロ〖ドしていく。驕丸のFPGAだとデバイスを彈瓢するのに100ms笆懼も箕粗がかかるが、Certus-NXでは14msしかかからない(哭3)。
哭3 コンフィギュレ〖ションにかかる箕粗を1/12に沒教 叫諾¨Lattice Semiconductor
糠瀾墑では、インスタントオンを悸附した。まずI/Oの菇喇を黎にしてから柒嬸のコンフィギュレ〖ションへとロ〖ドするようにした。彈瓢箕には排富擴(kuò)告のHとLを3msでI/Oを肋年する。そして柒嬸の儡魯攫鼠のデ〖タ翁を負(fù)らしてコンフィギュレ〖ション箕粗を沒教した。しかも、デ〖タをロ〖ドするためのインタフェ〖スSPIを4塑事誤にしたQuad SPIを蝗うことでロ〖ドする箕粗を沒教した。
そして、セキュリティを澄瘦するため、256ビットストリ〖ムのECDSA∈率邊妒俐芭規(guī)を脫いたデジタル金嘆アルゴリズム∷で金嘆し、その金嘆するのに脫いた入泰赴をユ〖ザ〖が瘦積しておく。FPGA婁では、ユ〖ザ〖の金嘆をECDSAで浮沮するが、その眷圭に給倡赴を蝗って芭規(guī)を豺く。給倡赴はチップ柒のOTP∈One Time Programmable ROM∷に呈羌する。この芭規(guī)步によって、金嘆されていない客はFPGAを今き垂えることはできない。
