Lattice Semiconductorは、5月に発表したIPコアSensAIファミリを拡張し、2�|類のIPコアを揃えた。Imagination Technologiesも、性�Δ半嫡J電��のバランスのとれたIPと、性�νダ茲�IPの2�|類を開発している。Latticeが小型のFPGAの内�陲暴言僂垢訐戝�IPに�瓦靴�、ImaginationのIPはライセンス可�Δ如⌒k般�x場に向けたライセンス可�Δ�IPである。

図1　Latticeが発売するCNN向けIPコアを内�鼎靴�FPGA；iCE40 UltraPlusとECP-5
出�Z：Lattice Semiconductor

小型FPGAメーカーのLatticeのIPコアは2�|類ある（図1）。16ビットのCNN（�Qみ込みニューラルネットワーク）と1ビットの量子化に�官�した、性�Δ半嫡J電��のバランスを狙ったCNN小型アクセラレータIPと、5月に発表したEPC5 FPGA向けIPにDRAMの帯域幅を16ビットから32ビットに広げたCNNアクセラレータIP、である。性�Δ亡悗靴討���らかにしていないが、DSPブロックを8個含む�i�vのIPの消�J電��は1~10mW、156個のDSPブロックを含む後�vのそれは1W以下となっている。

SensAIはIPコアだけではなく、ハードウエアとソフトウエアの開発ツールをそれぞれ提供している（図2）。学�{するニューラルネットワークのフレームワークとしてこれまではCaffeしか�官�できなかったが、今�vはTensorFlowにも�官�できるようになった。クラウドで学�{されているフレームワークをLSIに落とす場合にはコンパイラによって、CaffeあるいはTensorFlowのフォーマットをLSIの設��のRTLに変換する��要がある。Latticeが提供するソフトウエア開発ツールではニューラルネットワークコンパイラを�△┐討�り、ユーザーはRTLに変換されたデータを使うことができる。LatticeはこれらのニューラルネットワークIPをFPGAに集積した形で、FPGAデバイスとして販売する。

図2　ソフトウエアとハードウエアの開発キットを提供　出�Z：Lattice Semiconductor

IPベンダーであるImaginationは、もちろんライセンス可�Δ�IPコアで、性�Δ蝋發ぁ�消�J電��の小さなAX2145の性�Δ�1.0 TOPs (Tera Operations Per Second)もありながらチップ�C積は1mm2しかないという。性�νダ茲�AX2185は最�j4.1 TOPsでGPUを凌ぐ性�Δ世箸靴討い襦�AlexNet（積和演�Q�v数が14.5億�v）の推�b性�Δ鯣羈咾靴髄T果、��来のGPUと比べ3.5倍の性�Δ�あったとしている。チップ�C積は2mm2になるという。

中国の華為科�\傘下のHiSiliconも推�bAIを開発しているが、彼らはAppleのiPhone X/XPlusのアプリケーションプロセッサA11の2倍の性�Δ世判劼戮討い襪蕕靴ぁ�Imaginationによれば、AX2145でさえHiSilicon並みの性�Δ任△�、2185となるとこの4倍の性�Δ魴eつことになる。

参考�@料
1. B2B指向が��確になったCEATEC 2018 (1) (2018/10/17)
2. B2B指向が��確になったCEATEC 2018(3)〜IoT/クルマ/健康�x場に照�� (2018/10/24)