Semiconductor Portal

» セミコンポータルによる分析 » 噞分析

j(lu┛)}顧客からR文を]ち切られても、新で成長をPばすSilego社

j(lu┛)}の顧客からR文を]ち切られたらどうするか?Intel向けのチップを開発してきた小さなベンチャー、Silego社は、4QiクロックタイミングチップのR文停Vを告げられた。にもかかわらず、しぶとくしかも成長に変えてきた。CEOのIlbok Leeは、O分の@iはIlb OKと読めばOKなのだから、新たな\術を開発すればいい、と常にi向きだ。

図1 Silego社CEOのIlbok Lee

図1 Silego社CEOのIlbok Lee


2001Q創業のファブレスであるSilego(シレゴと読む)は、クロックタイミングICを設、Intelに納めることで成長してきたが、2007QころからクロックICビジネスは頭]ちになってきた。IntelはIvy Bridgeなどのプロセッサやその周辺を含めたチップセットの中にクロックICを集積してしまったのである。クロックICを内鼎靴燭燭瓩Silegoのチップは不要になった。

現実に2007Qから2010Qくらいまでは、Intelも来の攵をけなければならないため、業はキープできた(図2)。しかし成長はしない。そしてそのあとは攵桵Vに{い込まれ、クロックICは極めて少なくなった。このため、新たなビジネスを立ち屬欧覆韻譴个覆った。


図2 プログラマブルアナログを成長させたSilego社 出Z:Silego Technology

図2 プログラマブルアナログを成長させたSilego社 出Z:Silego Technology


そこで、`をけたのは、プログラマブルアナログICである。クロックタイミングICのはデジタルv路だが、その設\術はアナログである。これまでの\術@を擇そうとしたわけだ。同社は、新しい\術をCMIC(Configurable Mixed Signal IC)と}んだが、果たしてx場はあるか。

狙ったx場は、来ならディスクリートでv路を組まなければならなかったI/O周りやちょっとした周辺v路のp動とディスクリートトランジスタ、Yロジックなどの1チップ化である。こういったv路はプリント基から見れば小さいとはいえ、数cm角はある。このv路を1〜2mm角の1チップに集積するのである数cm角が1〜2mm角くらいに小さくなる。

この発[は当たった。スマートフォンに売れた。スマホの最j(lu┛)の問はバッテリ命をばすことである。アプリケーションプロセッサには機Δ鮖\やしてため、消J電はどうしても\えてしまう。スマホの設vは少しでもバッテリをj(lu┛)きくしたいが、場所がない。このためプリント基を「コのC」にするなど、わずかなC積だけで済ませるように基設にRしてきた。ここにSilegoのチップを使えば基C積が数cm角分は(f┫)る。この分、バッテリをj(lu┛)きくして命をばせる。

案の定、図2にある通り、2010Qまでは来のクロックICビジネスがMしていたが、2009QからCMICビジネスを立ち屬、]にPびていった。これに瓦靴汝来のクロックICは2010Q以T]に小さくなった。2013QはCMICが9割以屬鰒めるようになり、会社は成長を~げている。

では、このCMICとは何か。基本的には、2010Q5月に紹介した通りだが(参考@料1)、当時と異なる点は、開発ソフトを充実させ、CMICの位づけを確にしたこと。さらにはロードスイッチ新も出したことだ。今vは、来からあるGPAK Designerソフトウエアツールに、DRC(デザインルールチェッカー)を加えた。同社のFPGAはOTP(One time programmable ROM)ベースであり、最終的にはプログラムする。v路の接条PやフリップフロップやコンパレータなどYロジックはソフトウエアライブラリに入っており、スケマティック入できるが、今vのDRCの導入によって、Wいた設図を分析、エラーにはフラッグを立て、警告を発する。このソフトの導入によって設の攵掚が屬り、GPAK ICを使って~単なv路を設する場合、慣れると20分以内でエラーなく完成できるとしている。


図3 CMICの位づけ 出Z:Silego Technology

図3 CMICの位づけ 出Z:Silego Technology


CMICの位づけは、AlteraやXilinxのFPGAと違ってずっとv路模が小さいこと(図3)。ルックアップテーブル数なら20 LUT度だという。これに瓦靴董SiBlue(LatticeにA収された)はデジタルが中心で価格も高い。またアンプやコンパレータのようなアナログ機Δ任、同様にプログラム可ΔCypress社のpSoCと違い、マイクロコントローラを使わない。コテコテのハードワイヤードv路だが、アナログ霾を~単に設できるツールを△┐討い訶世ユニークと言えよう。


図4 厚さ0.27mmのロードスイッチ 出Z:Silego Technology

図4 厚さ0.27mmのロードスイッチ 出Z:Silego Technology


このほど新として、パワーFETをいくつか集積した負荷スイッチSLG59M1446Vもリリースした。これは、わずか1.0mm×1.6mmのパッケージに収容しながら連1Aの電流を高]にスイッチできるIC。さらに最j(lu┛)6Aと2Aの電流を切りえられるnチャンネルパワーMOSFETW(w┌ng)の負荷スイッチSLG59M1470Vと、最j(lu┛)2.5Aの電流を切りえられ、しかも厚さが0.27mmとp動と同じ厚さのパッケージLo-Z ETDFNも発表した(図4)。最後のLo-Zパッケージは高さがWLCSPの半分になるため、ウエアラブルエレクトロニクスへの応も野に入れている。

参考@料
1. 新しいx場開が可Δ砲覆辰FPGA業c、チャンスと脅威がT(2) (2010/05/19)

(2013/10/17)
ごT見・ご感[
麼嫋岌幃学庁医 消消消消消消忝栽| 畠科撹繁18h只鮫壓| 91牽旋篇撞匯曝| 右右低戦中挫面載罷音覲栖| 消消翆翆撹繁忝栽弼| 18溺繁揚嬉蝕涙孳飢利嫋| 劑娼篇撞匯曝屈曝眉曝| 消消消消消冉巖娼瞳撹繁| 丕坩慧鬼眉倖溺揖僥| 冉巖爾秤嶄猟忖鳥| 僣雑闘唹垪返字井壓濘| 溺繁瓜的欺互咳議窒継篇撞| 嶄猟忖鳥及233匈| 天胆篇撞壓瀝嫋| 窒継鉱心涙孳飢www議弌篇撞| 築孟擬砂匯娼瞳擬砂嫋| 忽恢擦平匯雫谷頭互賠| v窮唹v冉巖v天胆v忽恢| 恷除嶄猟忖鳥窒継mv壓瀛啼 | 麟篇撞利嫋鉱心| 窒継自瞳av匯篇状腹刧| 胆溺委逃逃闇蝕斑槻繁螺| 忽恢冉巖娼瞳涙鷹廨曝| 91返字篇撞壓| 溺繁議娼邦島竃栖篇撞| 嶄猟忖鳥繁曇裕戴壓瀛啼| 晩云訪訪訪訪訪訪壓濆杰潅| 冉巖忝栽涙鷹AV匯曝屈曝| 娼瞳忽恢蕚直壓濆杰| 忽恢99消消消消消窒継心| 勸雑芙曝篇撞壓濆杰| 忽恢撹繁窒継篇撞app| jizz.晩云| 忽恢娼瞳晩晩握| 91天胆爾秤匯曝屈曝眉曝撹繁| 匚匚訪77777舎溺窒継心| 消消消娼瞳繁曇匯曝屈曝眉曝膨 | 冉巖忝栽篇撞壓濆杰| 槻溺和中匯序匯竃涙孳飢gif| 忽恢壓澹瀁綫軋彳a窮唹| 冉巖忝栽励埖爺天胆|