このTSMCリファレンスフロー8.0は、歩�里泙蠅��屬押▲螢好�を下げ設��マージンを小さくできるTSMC社の設���}法で、45nm以下のプロセスに�官�する。主にスタンダードセルと�Y��I/Oインターフェース、SRAMコンパイラをサポートする。

まず、DFMツールメーカーである��Clear Shape社の、モデルベース設�����]容易性をチェックするツール、InShapeが45nmプロセスにも使えることをTSMCが認定した。このツールを使えば設��パターンどおりにシリコンに焼き��けることができる。このため、�v路設���vはパターンのバラつきによる歩�里泙蠶祺爾鮃洋犬垢���要がなくなる。このInShapeは、シリコン�屬望討���けられる��確なパターンを予�Rし、リソグラフィに��因するバラつきによるパターン�L陥を高�]に検出する。

これまで65nmや55nmなどのプロセス認定はTSMC社やNECエレクトロニクス、伊仏合弁のSTMicroelectronics社から�pけていたが、今�v45nm設��において、TSMC社が認定した。

Clear Shape社は、90nm以下のDFMソリューションプロバイダとして2003�Qに設立され、昨�Q秋に10億ドルの�@金調達をIntel Capitalなどから行ない�R�`されている��成長企業の�kつである。

��いて、2005�Qに設立されたベンチャーである��Altos Design Automation社は、��的タイミングモデルジェネレータVarietyをTSMCの45nmプロセス向けのリファレンスフロー8.0に�Dり込んだことを発表した。これまでもAltosとTSMCは共同で、TSMCのスタンダードセルライブラリを使って統��的なタイミングモデルを�收�、検証してきた。

Varietyが�收�するモデルには、チップ内のランダムなバラつきや、チップ間のバラつきも含んでいる。このタイミングモデルの�T果をリファレンスフロー8.0がサポートしているSSTA（statistical static timing analysis）に通し、パス����を、モンテカルロSPICEシミュレーション�T果と比較する。TSMCはいろいろなパスを解析、すべてモンテカルロシミュレーション�T果と相関のあることを確認し、平均パス����およびバラつき（１シグマ）を求める。

Varietyは��的なタイミングモデルを�收�し、いろいろなシステマチックなばらつきやランダムなパラメータのバラつきを��線形な形で表現する。ライブラリのタイミングデータには、����だけではなく、�堙榔�答やタイミング�U約、ピンの��電容量なども含んでいる。

コンタクト先：
Clear Shape: www.clearshape.com
Altos: www.altos-da.com