TSMCがN2プロセスまでの里維を券山、倡券抨獲はますます叼馳に
TSMCが8奉30泣に駱涎でTechnology Symposiumを倡號した稿、海攙は3鉗ぶりに泣塑に惟ち大りその車維を疽拆、N2プロセスノ〖ドまでのロ〖ドマップを績した。ただ、1肌傅弄な腮嘿步潰恕はもはや罷蹋がなく、TSMCは1肌傅弄なスケ〖リングから2肌傅弄な燙姥スケ〖リングへとシフトしてきている。票家ビジネス倡券のシニアVP、Kevin Zhang會∈哭1∷に票家の里維を使く。なお、9奉28泣に倡號徒年のセミコンポ〖タル柴鎊嘎年Free Webinarは≈TSMC甫墊∽がテ〖マである。
哭1 TSMCビジネス倡券么碰SVPのKevin Zhang會
腮嘿步チップの悸潰恕が15nm漣稿で賄まっていることは呵奪よく夢られるようになった。毋えばTSMCの7nmプロセスはIntelの10nmプロセスに奪いといわれており、メタルピッチはいずれも40眶nmである。潑に16nmプロセスと疚していたFinFETトランジスタを瞥掐してからのプロセス禱窖がプロセスノ〖ドの眶機と、悸潰恕との歇違が楓しくなっている。もはや潰恕の腮嘿步∈芹俐升ˇ芹俐粗持∷はほぼ賄まっており、1肌傅弄な腮嘿步スケ〖リングは、2肌傅弄なエリア∈燙姥∷スケ〖リングへと恃わった。
票家ビジネス倡券のシニアVP、Kevin Zhang會∈哭1∷は、それでも腮嘿步潰恕を蝗ってプロセスの渴鷗を山績している。ただ、さすがにIntelはnmプロセスとは咐わず、7nmプロセス陵碰のPPA∈Performance、Power、Area∷であればIntel 7と鈣び、TSMCはN7と鈣ぶようになった∈哭2∷。ただし、庚片では陵恃わらず7nm∈ナノメ〖トル∷という咐駝を蝗っている。
哭2 TSMCが閃く腮嘿步の禱窖ロ〖ドマップ
Appleのスマ〖トフォンiPhone 13に蝗われているA14モバイルプロセッサはN5プロセスで欄緩されているが、2020鉗に欄緩倡幌したN5あたりから甫墊倡券抨獲が締楓に籠えてきている。攙烯を侯瀾した窗喇ウェ〖ハ擦呈もN7の2擒奪くに光騙しており(その尸スマホの擦呈は光くなる)、2022鉗から欄緩が幌まったN4、N5プロセスは、さらに光くなることが徒鱗される。2021鉗には44.65帛ドルを抨獲し∈哭3∷、海鉗は40×44帛ドルを抨獲すると券山しており、2022鉗媽2煌染袋瘋換箕には、驢尸40帛ドルに奪い數になるだろうと揭べている。
哭3 TSMCの抨獲垛馳は籠裁の辦龐
それでもTSMCは、2005鉗から2040鉗までエネルギ〖跟唯の紊い拉墻回眶を灤眶スケ〖ルで山附している∈哭4∷。これは、ム〖アの恕摟から、エネルギ〖跟唯の紊いコンピュ〖ティング禱窖への啪垂を山附しており、海稿もエネルギ〖跟唯を腳渾するコンピュ〖ティングが染瞥攣禱窖の回瞥付妄∈Guiding principle∷となる、とKevin會は揭べている。海の疥、2鉗に2擒のペ〖スでエネルギ〖跟唯の猖簾が魯いている。
哭4 エネルギ〖跟唯の紊いコンピュ〖ティング禱窖をベ〖スに染瞥攣は渴む
光騙する窗喇ウェ〖ハ擦呈をユ〖ザ〖がどこまで減け掐れるだろうか。TSMCはメディア羹けにはFinFETの肌にナノシ〖トを蝗ったGAA∈Gate All Around∷などの菇隴やカ〖ボンナノシ〖トなどのシリコンの肌の染瞥攣のイメ〖ジを斧せるものの、附悸弄に阜しい抨獲に斧圭う擦呈をユ〖ザ〖が減け掐れてくれるかどうかはまだ斧えていない。附哼倡券面のN2プロセスには、40×44帛ドルというCapexコストの柒の7×8充を貍める、と票家弓鼠スポ〖クスパ〖ソンのNina Kao會は揭べている。なおZhang會は、ナノシ〖トのN2プロセスの倡券には潤撅にコストがかかり、絡きなポケット∈衡富∷が澀妥だと山附する。
N2プロセスノ〖ドが掐緘材墻になるのは2024鉗笆慣になる斧哈みで∈哭5∷、それまでの粗はN3プロセスを凱ばしていく。
哭5 N2プロセスは2024鉗笆慣を謄篩に
N3プロセスよりもエネルギ〖跟唯を懼げたN3Eプロセスは、N5と孺べて票じ久銳排蝸なら廬刨は18%猖簾し、票じ廬刨なら久銳排蝸は34%猖簾する。ロジック礁姥刨は1.6擒になり、チップ懼の礁姥刨は1.3擒になると斧姥もっている。N3は2022鉗稿染に翁緩を幌め、N3Eは23鉗の稿染に翁緩する徒年である。
FinFETのFinの眶をpチャネル、nチャネルで籠やしたり負らしたりすることで、久銳排蝸腳渾か廬刨腳渾かを蝗い尸ける數克だ∈哭6∷。毋えば、ArmのCortex-72プロセッサコアに脫いるFinFET菇隴で、2-1 Finでは、N5の2Finと孺べ、燙姥は0.64にエネルギ〖は-30%、廬刨は+11%になり、3-2Finでは燙姥は0.85擒、廬刨は+33%、エネルギ〖は-12%となる。
哭6 久銳排蝸庭黎か廬刨庭黎かをFin眶で聯買
ナノシ〖トを網脫するN2プロセスはまだ倡券の靠っ呵面で、翁緩箕袋を2025鉗に年めてはいるが、N3Eプロセスと孺べて、票じ久銳排蝸で10×15%の廬刨猖簾、票じ廬刨なら25×30%の久銳排蝸猖簾、チップ礁姥刨は1.1擒笆懼という謄篩を肋年している。
TSMCが3肌傅ICの倡券センタ〖をつくばに肋惟したが、やはりモノリシックだけでこれ笆懼仆き渴むにはコストがあまりにもかかりすぎる。N2プロセス笆慣は、コスト弄に阜しくなる恫れが叫てきた。そこで、チップレットやIPなど剩眶のダイをパッケ〖ジに悸劉するという3D-ICも票箕に倡券しておく澀妥がある。
票家のこれまでのチップの渴鷗から斧る嘎り、モノリシックなシリコンダイ懼に礁姥するトランジスタ眶は500帛改笆懼にもなり∈哭7∷、その渴鷗が渴むとしながらも、2.5D/3D-ICとなると、若迢弄に3000帛トランジスタ笆懼を礁姥できることになる。
哭7 チップレベルからパッケ〖ジによってシステムレベルに苞き懼げられる
附哼は、モノリシックに礁姥刨を光める數羹で渴んできたが、GAAやナノシ〖ト、グラフェンなどが蝗えるようにするための倡券コストが布がらなければ、3D-ICの數羹に乖くことになる。しかし、もしナノシ〖ト、グラフェンなどの亨瘟を奧く奧年弄に瀾隴できるようになると、モノリシックがさらに渴鷗する材墻拉はある。海のところはまだどちらが庭廓なのかは馮俠できない。TSMCの禱窖里維を9奉28泣∈徒年∷の柴鎊嘎年Free Webinarで疽拆する。
