図1　China Flash社CTOで元Intel VPのStefan Lai

このNORフラッシュの最�jの��長は、プログラミング�}法を開発したことで低いプログラムエネルギーで書き込めることだ。このため消�J電��も書き込み電圧・消去電圧も低くて済む。例えばプログラム電圧は3V、消去電圧は7Vと低い。しかも��来のフローティングゲート型NORフラッシュでは、�]チャンネル効果のためにパンチスルーが��こりやすく、微細化できなくなるという問��があったが、新型NORフラッシュはこの問��がなく、むしろ微細化しなければメモリ効果が出ないという��長がある。しかも、読出しアクセス時間はわずか60〜90nsと�]い。

プログラミング�\術を紹介する�iに、微細化可�Δ平靴靴�NORフラッシュのビジネスモデルについて説��しよう。このNORフラッシュは、新型ゆえにIPベンダーというビジネスも別会社として���Tした。これがLeWay Integrated Circuit（中宇�W智）社である。なぜIPベンダーも���Tしたか。China Flashの狙うべき�x場が組み込みメモリ分野だからである。いわばフラッシュマイコンなどがこれに相当する。フラッシュマイコンでは、フラッシュメモリ�霾�だけをIPとしてライセンス販売することがよく行われてきた。

新型NORフラッシュといっても、デバイス構�]はシンプルで�k般のフラッシュマイコンで��要なマイコンやロジックのプロセスとの互換性もある。つまり、1層ポリシリコンプロセスで済むため、��来のフローティングゲート構�]で使われてきた2層ポリシリコンプロセスは��要ない。このため、プロセスコストはマイコンやロジックとほとんど変わらないため�Wくなる可��性が高い。

これまでのNORフラッシュがプロセス�屬嚢圓�詰ったのは微細化しにくかったからだ、とLai��は述べる。IntelがNORフラッシュメモリを世に出したのは東��よりも早く、1986�Qであり、その時は1.5µmプロセスを使い、NORフラッシュメモリとは言わずETOXメモリと�}んだ。当初の����はデジタルカメラだったが、携帯電�BのBIOSやストレージへと変化していった。集積度を�屬殴瓮皀衢椴未鮖\やすために微細化を進めていったが、ドレイン-ソース間のパンチスルーが��きて動作しにくくなるためこれ以�嵌�細化できないというところまできた。これが50nm�i後だった。

図2　新型フローティングソースのNORフラッシュメモリセル　出�Z：中�W弘宇

新型NORフラッシュで開発されたプログラミング�}法の基本的な考えは、ホットエレクトロン�R入を��いたフローティングゲートに�瑤討い襦�新型NORフラッシュの基本セルは、図2のようにフローティングゲートではなく、フローティングソースを採��する。通常のMOSFETのドレイン電圧を�k定にして、�U御ゲートCGにパルス電圧をかけると、最初はソースあるいはサブストレートからドレインへ走行する電子がドレイン電�cによって加�]され、ホットエレクトロンになり、ドレイン�覦茲帽圓辰燭蝓�薄い�┣祝譴鬟肇鵐優螢鵐阿靴燭蠅垢襦�ソースはフローティングなので、次��に電荷(電子)が溜まり�U御ゲートをオフにしても電荷が充電された�X��を保つ。しかもソース電位はドレイン電位に�Zづくため、パンチスルーは��きにくくなる。

このプログラミング法を別の��点から見たのが図3である。ドレインとサブストレート間の電�cによってドレイン空��層はサブストレート�笋帽�がり、ドレイン電�cに引きずられて電子がドレインやゲートトンネル�┣祝��笋亡鵑辰討�る。インパクトイオン化現��がドレイン電�cで��き、電子が格子にぶつかり電子・��孔�瓦鯣��擇掘⊆　垢謀纏劼籏�孔を�\加させていく。加�]された�_い��孔も次々とエネルギーを�uて2次電子を発�擇気察▲肇鵐優��┣祝譴魴个謄侫蹇璽謄�ングゲートやソースに�R入されることになる。

図3　ドレイン-サブストレート間の空��層が基���笋帽�がり、フローティングソースに電荷が溜まっていく様子を��している　出�Z：中�W弘宇

��来のホットキャリア�R入の場合と比べて、数��倍〜1000倍のホットエレクトロンが�R入されるため、効率よく充電できる。このためプログラム効率が�屬�り、消�J電��は下がる、という�lだ。

ゲート長を�]くすると共に、フローティングソースに電荷が溜まり、ゲートしきい電圧が�jきくなっていく様子を図4に��す。130nmあたりからメモリ効果が表れてくる様子を��している。

図4　ゲート長を350nmから55nmへと微細化するのにつれメモリ効果が顕著になっていく　出�Z：中�W弘宇

狙う応��分野が組み込み�Uに絞ったのは、ロジックプロセスとなじみの良いメモリプロセスにできるからだ。例えば、シングルポリシリコンゲートのロジックプロセスとの互換性を�eたせるために、図5のような構�]を�Dることができる。

図5　2層のポリシリコン構�]の���笋鯤��C�屬鵬爾蹐靴森暑]のロジックと互換性のあるセル構�]　出�Z：中�W弘宇

�屬凌泙�2層ポリシリコンゲートのフローティングゲートを共通にして、�屬��U御ゲートをカップリングキャパシタ�┣祝譴魏陲靴憧韶��笋坊eってきた構�]を��している。ゲート�┣祝譴離譽ぅ筺爾�ゲートトンネル�┣祝譴函▲�ップリングキャパシタ�┣祝譴鯑韻固�さにすれば、2層ポリを二つに分けて平�Cに並べて��くような構�]になる。ただし、カップリング�┣祝譴世云�し厚くすることも�~単にできる。この構�]だとロジック��のMOSFETプロセスと互換性が保たれる。

デバイスの���]は、��湾のUMCと中国のファウンドリGrace Semiconductorに依頼する。1�Q以内、すなわち20�Q��までに����化にこぎつけたいとしている。組み込み��NORフラッシュは、NANDほどの容量が要らないクルマのECUやストレージ以外の����で求められる。ただし、�a度仕様を満�Bできるかどうかはこれからの検討となる。これまでNANDフラッシュやDRAMで�f国や日本、�盜颪慮紊鮗{うビジネスを�t開してきたが、この新型NORフラッシュは初めての中国独�Oのメモリ�\術といえる。