TSMCが28nmプロセスをゲ〖トラストで菇蜜、20nm笆布の斧奶しも胳る
TSMCが28nmプロセスにおいてゲ〖トラストを聯(lián)買することを券山した。7奉2泣倡號するTSMC2010 Technology Symposium Japanに黎だって、1泣にメディア羹けにその車妥を券山したが、メディアに灤してエンバ〖ゴをかけ、塑泣賴羔を積って券山となった。
TSMCのCTOであるJack Sun窮晃
TSMCが海攙湯らかにしたのは28nmCMOSプロセスを、nチャンネルトランジスタのゲ〖トをn+、pチャンネルトランジスタのゲ〖トをp+のメタルゲ〖トで菇喇するゲ〖トラストのプロセスを何脫すること。ゲ〖トラストはプロセスが剩花になるきらいはあるものの、n、p尉チャンネルのゲ〖トメタルの慌禍簇眶を積ちあげられる數及を蝗えるため、ゲ〖トリ〖ク排萎の懼競を娃えられるというメリットがある。もちろん、ゲ〖ト冷憋遂にはhigh-k亨瘟を脫いる。
票家R&D么碰CTO敷VPのJack Sun會によると、≈ゲ〖トファ〖ストプロセスを蝗ったところはうまくいっていないと使く。こういった悟凰から池び、碰家はゲ〖トラストプロセスを聯(lián)んだ∽と揭べた。
28nmのhigh-k/メタルゲ〖ト∈HKMG∷プロセスには3つのオプションがあり、それぞれ光拉墻晾いのCLN28HP、光拉墻モバイル羹けのCLN28HPM、光拉墻你久銳排蝸のCLN28HPLがある。CLN28HPプロセスは2010鉗媽4煌染袋に翁緩倡幌する紛茶だ。ただし、28nmプロセスオプションはこれらが介めてではない。你久銳排蝸晾いのCLN28LPと鈣ばれるゲ〖ト冷憋遂に驕丸のSiONを蝗ったバ〖ジョンは呵奪、翁緩を倡幌した。
TSMCの28nm CMOSロ〖ドマップ
28nmプロセスで腳妥になることは、デザインル〖ルの擴腆∈RDR∷を肋けることでプロセスバラつきをいかに負らすかということに吭きるという。これまでRDRを肋けてデザインを擴腆するとトランジスタを礁姥步しにくくなるといわれていたが、28nmでは嫡にプロセスバラつきが絡きくなってしまう。RDRを肋けなければ、久銳排蝸、瓢侯廬刨、リ〖ク排萎、殊偽まりなどが礙くなるためだとSun會は咐う。RDRとしては肌の4灌謄に擴嘎を肋ける〃
1.ポリシリコンの羹きを辦數羹に路えること
2.票辦橙歡燙姥懼のトランジスタのチャンネル墓を票辦にすること
3.ポリシリコンの粗持を辦年にすること
4.橙歡撾拌を瘋まった妨に琵辦すること
デザインル〖ルチェックは20nm箕洛には絡緘EDAベンダ〖たちとのコラボレ〖ションは風かせないとしている。ただし、どのEDAベンダ〖と寥むのかセミコンポ〖タルは劑啼したが、Sun會は批えを閏けた。
28nmの肌のプロセス倡券にも咐第、22nmはスキップして20nmへ若ぶとSun會は揭べた。≈これはチップコストの跟唯が紊いからで、票じウェ〖ハサイズで孺秤すると22nmよりも20nmにするとチップの泰刨は20%も籠裁することがわかった∽としている。
20nmまでは閉炕ArFリソグラフィを蝗えるだろうが、20nmがもはや僑墓嘎腸だろうとして、それ笆慣のリソグラフィについてはEUVとMEB∈マルチビ〖ムの排灰ビ〖ム溪各木閃∷の2塑惟てで乖く。EUVはオランダASMLのNXE3100を2011鉗の玲い箕袋から蝗い幌め、20nm、14nmプロセスではEUVのプリプロダクション脫に2012鉗から蝗い幌める徒年だ。MEBについては、2009鉗7奉にMAPPERプレアルファ怠として5keV、110ビ〖ムのツ〖ルを蝗って活しているが、ビ〖ムの堆辦拉はhp45nmとhp30nmで10%笆柒だったとしている。さらにマルチビ〖ムをアップグレ〖ドすることによって、13,000ビ〖ムで10綏/箕のスル〖プットを20nm、14nmノ〖ドではさらに懼げ、クラスタ〖步することで100綏/箕のスル〖プットを謄篩としている。
20nm笆布になるとコラボはマストになる。20nm收りからウェ〖ハコストは締籠するからである。リソグラフィ劉彌倡券は咐うまでもなく、3D ICでは絡緘アセンブリハウスとのコラボにより動蝸なサプライチェ〖ンを侯り、インタ〖ポ〖ザの銅痰も崔めて浮皮していく。ただし、ここでもアセンブリハウスの嘆漣は閏けた。呵介の檬超ではインタ〖ポ〖ザは澀妥だが、肌の檬超では木儡ロジックとメモリ〖などをTSVで儡魯するとみている。
さらに泣塑のメ〖カ〖とは劉彌ˇ亨瘟メ〖カ〖とのコラボを司み、劉彌、亨瘟、マスク、デバイス?jié)裢虼蓼岫ㄎ仱筏郡い趣筏皮い搿?50mmウェ〖ハに簇しても海はISMI SEMATECHと定蝸しているが、弓いサプライチェ〖ンとのコラボが澀妥とみている。
