高NA EUVリソグラフィ������1�､�Intelオレゴン工場に導入、組み立てた
Intelは1.8nmプロセスノードに相当するIntel 18Aに向け、オランダASML社��の高NAのEUVリソグラフィ����「TWINSCAN EXE:5000」（図1）をプロセス開発拠点のあるオレゴン工場に導入した。まずIntel 18Aプロセスノードから導入し、Intel 14Aノードへと拡張していく予定だ。Intelのファウンドリ��業�陲�導入しTSMCに�{いつき�{い越す��画を進める。
図1 ASML最新の高NA EUV����「TWINSCAN EXE:5000」 出�Z：ASML
これまでのEUV露光����としては、2017�QにNA（開口数：Numerical Aperture）が0.33の��1世代の量�咁「NXE:3400」と2020�Qに「NXE:3600」をIntelは導入してきた。EUV開発責任�vで、Intelのフェローであり、Intel Foundry Logic Technology DevelopmentのLithography , Hardware and SolutionのディレクタであるMark Philips��（図2）は、EUVのような�]�S長の軟X線リソグラフィを27�Q間開発してきたという。IntelはEUVの実績が20�Q以�屬△襪��喞瓦垢襦�
図2 Intelフェロー兼、Intel Foundry Logic Technology DevelopmentのLithography , Hardware and SolutionのディレクタMark Philips��
今�vの新����はNA0.55となり、シングル露光で8nmハーフピッチのパターンを加工できる。現在、3nm、2nmノードといっても実�∨，�12nm��度のままである。さらにEUVを使っても3nmくらいになると、ダブルパターニング露光が��要になりつつある。NAが0.55となるとシングル露光が可�Δ砲覆襪燭瓠▲泪好�数を��らすことができるようになる、とPhilips��は語っている。
現実にASMLはフルフィールドで10nmサイズのパターンを実現しており、NA0.55の�O筋をつけたと同��は述べている。ASMLはパートナーであるZeissと�k緒に高NA EUV����の光学�Uを設��したという。
ただ、10nmパターンをこの��2世代のEUVリソグラフィ����で切るといってもミッションクリティカルなスイートスポットで高NA����を使うことになるだろうとPhilips��は述べている。10nmのパターンとなれば、フォトレジストも10nm以下に薄くする��要がある。レジストと欲しいパターンとのアスペクト比が高くなることを考えれば、メトロロジー�\術での��確な�∨，魃R定する�\術も�_要になる。2nmプロセスノードは、露光����だけではなく、レジスト、塗布����、現�機▲┘奪船鵐阿魎泙瓩織螢愁哀薀侫Ａ躪舂�が問われるようになりそうだ。
�櫂�レゴン�Ε檗璽肇薀鵐��Z郊のヒルズボローにあるIntelのオレゴン工場では、オランダから空輸で高NA EUV����を搬入してきており、その様子をYouTubeで�o開している（参考�@料1）。オランダで���]しているEUV����を250�v箱に分解し、43個のコンテナを貨�饑戝�機に搭載してオランダからシアトル空港まで運んだ。�j型トラック20��分に分けて空港からIntelのオレゴン工場まで搬入した。
図3 個々のモジュールに分解、それぞれをテスト可�Δ砲靴謄�ランダから搬送したブロックをオレゴンで組み立てた 出�Z：Intel
�Qモジュールはオレゴン工場内で組み立てた（図3）。それぞれのサブシステムはテスト可�Δ淵皀献紂璽襪吠�解され、それぞれをテストできるようにしている。主要なモジュールとしてはレチクルモジュール、光学�Uモジュール、ウェーハを搭載するウェーハモジュール、レーザー�~動����、光源モジュールなどがある。さらにスループットを�屬欧襪燭瓩�TWINSCANステージ�\術や、微細加工に不可�Lで��点深度を深くするアナモフィックな反�o�U光学モジュールなどを組み立てていく。
参考�@料
1. "Intel Adds ASML’s First High NA EUV Tool to Oregon Factory", YouTube
