ダブルパターニング��エッチャー、高�]テスターなど�H様化するセミコンJ（I）
12月はじめ幕張で開かれたセミコンジャパン2010では、これまでの微細化�k本�gからスループットの改��や新型クリーンルームなど、�H様化する半導��プロセスを��(j┫)徴するような�t����に�jきな関心が集まった。出�t社は昨�Qよりも��少し�v復が��れてはいるものの、微細化、�j口径といったこれまでとの違いがはっきり見える。
図1 セミコンジャパン2010会場 出�Z：SEMI
半導�����]����のトップメーカーApplied Materials（AMAT）社は、これまで2�Q連���x場シェアを拡�jしてきたが「2011�Qは3�Q連��拡�jを�`指す」（アプライドマテリアルズジャパン代表�D締役社長の渡辺徹��）ことで、20nm��時代のダブルパターニングの均�k性を�屬欧織┘奪船磧爾筺�WLP（ウェーハレベルパッケージング）に使うTSVを加工するためのエッチャーなど、新����を��々発表している。この15カ月で15�|類もの新しいプロセス新��������を発表してきた。
その�kつ、配線��の導��をエッチングするCentris Etchを今�v発表したが、狙うプロセスはNANDフラッシュやロジック、DRAMの加工に��要なダブルパターニング工��のエッチングを行うこと。ArFレーザーリソグラフィは、シングルパターニングが使えるのはほぼ40nmくらいまで。それ以下の微細になると今はダブルパターニングしか��(sh┫)法はない。EUVの実��化はまだ先で、22nm以下の�∨，�ら導入が始まると見られており、まずはコンタクトホールの形成に使われるのではないかと言われている。
ダブルパターニング�\術は文�C通り2�v加工し、加工するレジスト幅と間隔を半��させる�lだから、要求される加工�∨〇@度は極めて高くなる。このためCD（クリティカル�∨ 縫丱蕕弔�は0.8nmであり、これは�型p球の1万分の1のサイズだという。しかも、40nm以�屬離廛蹈札垢犯罎戮襪�20nm��のプロセスではパターニング��のエッチング�v数はDRAMやロジックでは10�v以�屐�NANDフラッシュでさえ6�v以�崋{加される。バラつきが厳しくなると同時に高いスループットも求められる。
今�v発表したCentris����は、��来の4チャンバ����（3プロセス室と1プラズマクリーニング室）から8チャンバ構成（6プロセス室と2プラズマ室）と処理チャンバを�\やしスループットを2倍に�\やした。この�T果、COO（コストオブオーナーシップ）は最�j30%下がったとしている。
図2 ウェーハ�C内のエッチレートは均�k(��)だが��来��(左)はM�Cを�Wく
図3 マイクロローディングを��らすためパルスでRFもバイアスも同期させた
さらに、プロセスチャンバには、導線をエッチングできるようにするため、キャパシティブ�T合ではなく、インダクティブ�T合のプラズマソースMesaを��いた。このままだと、ウェーハのエッチレートが同心���XにM�Cの形にばらついた。そこで今�v、プラズマ発�撻灰ぅ訝�電圧と、イオンを引っ張るためのバイアスをパルス的に同期をとりながら加えることでマイクロローディングによるバラつきを抑え、ほぼフラットなエッチレートを�uることに成功した。さらにガスの圧��のバラつきも抑えるため、ガス圧を常に�O動的にキャリブレートした。これによって均�kなエッチレートが実現された。すでに、新��を含む合��5社の顧客を�耀uしたという。
�撻ΕА璽��屬�2nmの�L陥を�荵，任�る����
�擇離ΕА璽呂良��C、裏�Cとエッジ���Zの微小な�L陥を�荵，任�る検�h����を、フランスのベンチャー、アルタテックセミコンダクタ（Altatech Semiconductor）社が開発、セミコンジャパンにおいてその詳細を��らかにした。パターニングされていない���Cウェーハ�屬砲△誦`に見えない2nm��度の�L陥を検出できるうえに、スループットは100��/時間と高い。
これまで、表�Cにパターン加工されていない�擇離ΕА璽呂鮓��hするには、光学顕微��と電子顕微��（SEM）の両��(sh┫)で見なければ2nmという微細な�L陥を検出できなかった。光学顕微��で�j雑把な�覦茲鮓―个掘�SEMで��確に�荵，垢襦�このため、検�h時間がかかっていた。今�vの��(sh┫)法は1�vで済みしかもスループットはけた違いに早い。
フランスのSTマイクロエレクトロニクスのR&Dセンターに�Zいグルノーブル�xに2004�Qに設立されたアルタテックは、���zなパターンジェネレータを通して白色光をウェーハに当て、反�o光を検出する。表�Cにわずかな�L陥があると、��?chu┐ng)з�しいパターンジェネレータのパターンが歪み位相がずれるため、�L陥として認識できる。それを画�欺萢�で「見える化」する。
図4 平�Qな�C�屬麗L陥を検出するAltaSightの原理
パターンジェネレータのパターンピッチはプログラムできるが、検出感度には関係せず、むしろ光の行路の長さに関係すると、同社社長のジャンリュック・デルカーリ（Jean-Luc Delcarri）��は言う。反�o光を検出し、それを�T味のあるトポロジーとして�Wくためにはソフトウエアアルゴリズムがカギとなる。
この��(sh┫)法だと、ウェーハ表�Cでも裏�Cでも両�Cから光を当て検出�_を使えば、同時に�荵，任�る。しかも、透��なガラスマスクや、パターニング�iのマスクブランクス、SOIやサファイヤ基��も検�hできるとデルカーリ��は言う。さらに、ウェーハ内�陲砲海嶺�度の�jきさの�L陥があってもその�L陥の歪みが表�Cにまで達していれば、�荵，任�るとしている。
