ArmのIPコアとシ〖メンスEDAの浮沮プラットフォ〖ムを鼎票で捏丁
シ〖メンス EDAジャパンとArmの泣塑恕客であるア〖ムは、SoC倡券と浮沮の茨董を鼎票で捏丁すると券山した∈哭1∷。Armの捏丁するCPUやGPUなどのIPコアを蝗って、SoCを肋紛してみたいエンジニアにとって奧擦に緘汾に肋紛しやすくなる。まずはIoT脫のSoCを倡券するためのFPGA浮沮ボ〖ドを捏丁する。
哭1 シ〖メンスEDAとア〖ムがSoCの俠妄肋紛ˇ浮沮で緘を寥む 叫諾¨シ〖メンスEDAジャパン、ア〖ム
これまで、LSI肋紛莢がArmのIPコアを蝗って、すぐにSoCを幌めることがなかなかできなかった。Armからライセンス捏丁してもらっても、袋略していた拉墻や怠墻、久銳排蝸などを悸附できず、こんなはずではなかった、という稍塔を積った肋紛莢がいても灤炳できなかった。このため、賴及なライセンスを馮ぶ漣に、ちょっと蝗ってみよう、という慌齒けがAFA∈Arm Flexible Access∷である。悸狠に俠妄肋紛を乖い、SoC脫のRTLを評たとしても、俠妄が賴しくプログラミングしてされているのか浮沮してみる澀妥がある。このため、ア〖ムはシ〖メンスと陵錳してきた。
奠メンタ〖グラフィックスジャパンであるシ〖メンスEDAジャパンは、ハ〖ドウエアを浮沮するエミュレ〖タVeloceに、倡券浮沮ボ〖ドやソフトウエア浮沮ツ〖ルなども納裁してきた。しかし、シ〖メンスEDAはIPを積っていないため、すぐに肋紛できる茨董ではなかった。
海攙、armのIPサ〖ビスAFAと、シ〖メンスのVeloce proFPGA浮沮プラットフォ〖ムを蝗ってSoCを肋紛浮沮する茨董を捏丁する。ア〖ムがシ〖メンスに捏捌を積ちかけたのは、armの積つIPコアが戮のEDAライバル2家とは般い、シ〖メンスのIPはarmのIPコアとは頂圭しないためだという。また、arm極咳の極漣の倡券ボ〖ドは積っているが、踢は踢舶でシ〖メンスの數が浮沮禱窖はしっかりしているため、海攙のコラボとなった。
AFAは、鉗柴銳を毀失うだけで、SoC倡券のツ〖ルやサポ〖トˇトレ〖ニングサ〖ビスなどが減けられるため、翁緩に掐る檬超で介めて賴及なロイヤリティ銳脫を斧姥もることができる。また啼瑪が彈きた箕は、Armとも木儡廈をすることができる。ア〖ムが捏丁するCPU/GPUコアや件收IP、濕妄IPは哭2に績すとおりである。
哭2 Armが捏丁するIP瀾墑凡 叫諾¨ア〖ム
シ〖メンスのVeloce proFPGAプロトタイピング倡券ボ〖ドは、RTL叫蝸までの俠妄肋紛を浮沮するもので、ネットリストや俠妄圭喇は胺わない。Armと寥むことで、ArmのCPUコアやGPUコア、その戮のIPなどを烹很し、SoCを寥む漣に俠妄肋紛が賴しく今かれ、俠妄瓢侯できるかどうかを浮沮する。
辦忍に、SoCを肋紛してみる眷圭には、いきなりシリコンに悸劉するのではなく、呵介にFPGAで俠妄を寥んで、その俠妄が賴しいかどうかを浮沮しておく澀妥がある。賴しければ、ネットリストあるいは俠妄圭喇などで攙烯哭に皖とし、呵姜弄に芹彌芹俐ˇレイアウトを貉ませ、OPCなどの輸賴を裁えてフォトマスクデ〖タとして叫蝸する。
倡券ボ〖ドに蝗脫するFPGAそのものがXilinxのZynq瀾墑のようにCPU柒壟のFPGAでも、姐胯のFPGAでどちらでも灤炳材墻だとしている。また、Xilinxだけではなく、Intel∈奠Altera∷のFPGAも烹很できる。
またシ〖メンスの捏丁するVeloce proFPGAではFPGAが1改、2改、4改を烹很したマザ〖ボ〖ドを捏丁する。ユ〖ザ〖の司むSoCの憚滔によって聯買する。呵絡4改FPGAを烹很したボ〖ドを呵絡5綏まで箭推できるモジュラ〖數及をとっており、呵絡8帛ゲ〖トまでの肋紛憚滔のSoCまで灤炳できる。
哭3 海稿はさらに憚滔の絡きなSoCの肋紛浮沮にも灤炳していく 叫諾¨シ〖メンスEDAジャパン
海攙はIoT羹けのSoCを晾ったものだが、海稿、さらに憚滔の絡きいADAS脫のSoCや極瓢笨啪羹けのSoCなど憚滔と拉墻が光い瀾墑のサポ〖トへと橙絡していく∈哭3∷。海攙の捏啡は泣塑恕客票晃のコラボだが、尉塑家とも尉家のコラボを坤腸鷗倡する眷圭の徊雇にしようと海稿の沸稗を廟謄しているという。
