図1　シーメンスEDAとアームがSoCの�b理設��・検証で�}を組む　出�Z：シーメンスEDAジャパン、アーム

これまで、LSI設���vがArmのIPコアを使って、すぐにSoCを始めることがなかなかできなかった。Armからライセンス提供してもらっても、期待していた性�Δ箋���、消�J電��などを実現できず、こんなはずではなかった、という不満を�eった設���vがいても�官�できなかった。このため、��式なライセンスを�Tぶ�iに、ちょっと使ってみよう、という仕�XけがAFA（Arm Flexible Access）である。実際に�b理設��を行い、SoC��のRTLを�uたとしても、�b理が��しくプログラミングしてされているのか検証してみる��要がある。このため、アームはシーメンスと相�iしてきた。

旧メンターグラフィックスジャパンであるシーメンスEDAジャパンは、ハードウエアを検証するエミュレータVeloceに、開発検証ボードやソフトウエア検証ツールなども�{加してきた。しかし、シーメンスEDAはIPを�eっていないため、すぐに設��できる環境ではなかった。

今�v、armのIPサービスAFAと、シーメンスのVeloce proFPGA検証プラットフォームを使ってSoCを設��検証する環境を提供する。アームがシーメンスに提案を�eちかけたのは、armの�eつIPコアが他のEDAライバル2社とは違い、シーメンスのIPはarmのIPコアとは��合しないためだという。また、arm�O身の�O�iの開発ボードは�eっているが、餅は餅屋でシーメンスの��(sh┫)が検証�\術はしっかりしているため、今�vのコラボとなった。

AFAは、�Q会�Jを��払うだけで、SoC開発のツールやサポート・トレーニングサービスなどが�pけられるため、量��に入る段階で初めて��式なロイヤリティ�J��を見積もることができる。また問��が��きた時は、Armとも直接�Bをすることができる。アームが提供するCPU/GPUコアや周辺IP、�駘�IPは図2に��すとおりである。

図2　Armが提供するIP����群　出�Z：アーム

シーメンスのVeloce proFPGAプロトタイピング開発ボードは、RTL出��までの�b理設��を検証するもので、ネットリストや�b理合成は扱わない。Armと組むことで、ArmのCPUコアやGPUコア、その他のIPなどを搭載し、SoCを組む�iに�b理設��が��しく書かれ、�b理動作できるかどうかを検証する。

�k般に、SoCを設��してみる場合には、いきなりシリコンに実�△垢襪里任呂覆�、最初にFPGAで�b理を組んで、その�b理が��しいかどうかを検証しておく��要がある。��しければ、ネットリストあるいは�b理合成などで�v路図に落とし、最終的に配��配線・レイアウトを済ませ、OPCなどの����を加えてフォトマスクデータとして出��する。

開発ボードに使��するFPGAそのものがXilinxのZynq����のようにCPU内�鼎�FPGAでも、純粋のFPGAでどちらでも�官�可�Δ世箸靴討い�。また、Xilinxだけではなく、Intel（旧Altera）のFPGAも搭載できる。

またシーメンスの提供するVeloce proFPGAではFPGAが1個、2個、4個を搭載したマザーボードを提供する。ユーザーの望むSoCの��模によって��(li│n)�Iする。最�j(lu┛)4個FPGAを搭載したボードを最�j(lu┛)5��まで収容できるモジュラー��(sh┫)式をとっており、最�j(lu┛)8億ゲートまでの設����模のSoCまで�官�できる。

図3　今後はさらに��模の�j(lu┛)きなSoCの設��検証にも�官�していく　出�Z：シーメンスEDAジャパン

今�vはIoT向けのSoCを狙ったものだが、今後、さらに��模の�j(lu┛)きいADAS��のSoCや�O動運転向けのSoCなど��模と性�Δ�高い����のサポートへと拡�j(lu┛)していく（図3）。今�vの提携は日本法人同士のコラボだが、両本社とも両社のコラボを世�c�t開する場合の参考にしようと今後の経緯を�R�`しているという。