久久成人18免费_日韩欧美网址_无遮挡1000部拍拍拍免费观看_一区二区在线免费视频

図1　今さら聞けないエミュレーション　出�Z：Mentor Graphics

Mentorは数�Q�iからエミュレータVeloce（ベローチェと発音）を設��販売しているが(参考�@料1)、半導��の集積度が数�臆�トランジスタにもなると、�v路配線的には��しくてもタイミングがずれて��常な動作をしなくなることがある。ソフトウエアシミュレーションだけで開発しているLSIが��しく動いたとしても実際の�v路を組んでみないと��常な動作を期待できない。このためこれまではFPGAを使って�b理�v路を形成し、さらに検証エミュレータも使って実証してきた。

しかし、検証が不�科�でバグが発�擇掘▲肇薀屮襪���こしたLSIは�Hい。1994�QのIntelのPentium FDIVのバグや、2007�QのAMDのPhenom TLBのバグなどがあった。記憶に新しい所では、昨�QQualcommの Snapdragonの出荷��れを発�擇気擦織丱阿�ある。このトラブルは、昨�QのQualcommの業績�K化の�k因になっており、Snapdragonの消�J電��が�jきすぎてチップを出荷できなかった。このための機会��失が�jきかった。

エミュレータはある�T味で、�k�|のコンピュータでもある。このためのOSとミドルウエアやアプリケーションなどのソフトウエアも��要となる。今�vのエミュレータでは、3つのアプリを開発し、OSをアップグレードした（図2）。3つのアプリは、1）100%再現性良くデバッグできるDeterministic ICE（In-circuit emulator）、2) 歩�里泙蠅��屬欧襪燭瓩凌�DFT（Design for Testability）、3) 複数のクロックを使う設��でクロックを�O動的に切り��えるFastPath、である。

図2　Veloceに拡張した新アプリとOS3　出�Z：Mentor Graphics

Veloce Deterministic ICEは、ICE環境内でデバッグする時にパルス�S形を確認でき100%可��化と再現性を実現する。ICEでは実デバイスを外��けしてエミュレーションしたデータをホストデータベースに蓄えるが、今�vのアプリでは実デバイスを切り�`して仮�[化してVeloceでエミュレーションできる。

DFTにはJTAGチェーンなどのスキャンパスチェーンの長さやテストパターンなどの情報を搭載している。ここでは、歩�里泙蠅��屬�るような�v路構成を確認することができる。ただし、��来DFTを使ってパターン検証しても極めて長い時間がかかっていた。Veloce DFTアプリを使えば、��来よりも極めて�]く検証できる。例えば、センサだと、DFTシミュレーションで3.1日かかっていた検証がわずか90秒で済み、グラフィックスICでも2.7日が58秒で済んだ。最も厄介なWideIOチップでは83.3日もかかっていたが、これは120分ですんだ(図3)。このため、テープアウト�iにDFTを終えることができた。

図3　Veloce DFTアプリで高�]エミュレーションを実現　出�Z：Mentor Graphics

Veloce FastPathでは、クロックを��数使うような��高集積ICの設��検証においてこれまでよりも高�]になるモデルを開発したことで、検証時間を半��させた。��にクリティカルパスの処理を工夫したという。

新しいOS3では、��来ボトルネックであったコンパイル時間を半��させた。新OSでは、ゲートをブロック単位にまとめ、コンパイルすることで、少ないメモリですみ、高�]にコンパイルできた。��来はゲート1個ごとにコンパイルしていた。OS3はパルス�S形の�`��までの時間も半��した。

2012�Qに同社はVeloceで専��LSIのCrystal 2を開発したが、最�ZのFPGAはもはやエミュレーションには使えなくなってきたことが背景にある。最新のFPGAにはDSPや乗�Q�_などエミュレーションに��要のない�v路が載っており、無�Gになる。だから、Mentorはエミュレーション専��のプログラマブルLSIのCrystal 2チップを開発した。

図4　Mentor Graphicsエミュレーション�靆�Product Marketing ManagerのGabriele Pulini��

今�v、このチップに関して、同社Product Marketing ManagerのGabriele Pulini��（図4）から詳細を聞くことができた。このチップはFPGAとは違い、リコンフィギュアラブル�v路ブロックを複数�eち、それらをクロスバースイッチで接��している。��来のFPGAだとチャネルベースの配線であるため、����が�jきかった。Crystal 2では、さらにデバッグ��の可��化機��、パルス�S形を捉えるためのトリガー機�Α△修靴��S形メモリやチップ間通信インターフェースなども集積されている。

Veloceに使われるコンピューティングボードにはこのCrystal 2を16個搭載し、そのボードを数�化�搭載している。まさにデータセンターのコンピュータさながらだ（図5）。

図5　Veloce本��の中のコンピュータボード　エミュレータ専��ICが16個搭載されている

MentorはVeloceエミュレータをシリコンバレーと東�Bに�eっている。高集積LSIを設��するようなユーザーにはOS3を��けてVeloceを販売する。��随のソフトウエアはアドオンで販売する。ベンチャーや小さなユーザーにはサービス提供の形でVeloceをネットワーク経�yのタイムベースで��し出す。�[定ユーザーとしては、半導��メーカーの他にIPベンダーやシステムハウスなどがある。システムハウスでは、Juniper NetworksのASIC設��に使っている。IPベンダーでは、ARMとImagination Technologiesが採��している。

参考�@料
1. Mentor Graphics、クラウドベースのVerification 3.0時代へ (2014/04/11)
2. メンターグラフィックス、専��プロセッサを開発、エミュレータを2倍高�] (2012/05/02)