図1　Pyxis�v路図入��画�C　出�Z：Mentor Graphics

Pyxis（ピクシスと発音）は�v路図入��とレイアウトやフロアプランを行うツールである。マニュアルなしで使えることを念頭に��いている、と同社Deep Submicron Division, Product marketing managerのTom Daspit��は言う。このツールは設���v路入��とシミュレーションの設定やチェックが可�Δ如△気蕕棒橙�性を�_��したレイアウトエディターも含む。また、タイミングを考慮したラウター機�Δ發△襦�

デザインスケマティック（�v路図）入��画�Cでは、優先度の高い機�Δ��岼未防戎�するようにしている。電気的なルールチェックはもちろん、寄�攸濃劼鮓�積もることもでき、レイアウト�iのシミュレーションデータから�v路図やレイアウト後のSPICEシミュレーションができ、デバッグをインタラクティブに行える。

��にこのツール最�j(lu┛)の��長は、複数の設���vが�kつのセルで同時に設��できることだ。設��すべきエリアを定�Iして設���v同士が同じ�kつのデータベース�屬如△修譴召貽瓜�に設��できるため、設��時間の�]縮になる。ローカル配線�屬任皀哀蹇璽丱詛枩��屬任癲��O分が担当できる配線長のエリアさえ定�Iすれば複数のエンジニアが同時に設��できる。しかも、画�Cにはチャットするウィンドウもあり、設��しながらエンジニア同士で�Bができる。リアルタイムで�Bしながら設��できるため、間違いの発�擇筝躄鬚呂阿辰半�なくなる。

図2　�O分で設��したいエリアを定�Iする　出�Z：Mentor Graphics

配��配線に関しては、トランジスタ、セル、ブロック、チップという�Qレベルでのアナログ�v路、ミクストシグナル�v路の配線を�O動的に行う。配線する時の�U約を設けたルールボックスによって����的なグローバル配線では混雑を解消し、細�陲稜枩�ではネットごとに�l富な�U約を設けた機構を使う。TSMCの28nmプロセス認定を�pけている。

レイアウト終了後の検証では、メンターの検証ツールのCalibreがバックグラウンドで流れており、エラーを見つけるとすぐに�T��できるようになっている。

このツールを使ってファウンドリへ依頼する�lだが、サポートされている�Hくのファウンドリを��(li│n)べる�屬法△修離ぅ鵐拭璽�ペラビリティもしっかりサポートされている。��湾のTSMCやUMCはもちろん、�盜颪�IBMやGlobalFoundries、On Semiconductor、ドイツのXFABやLFoundry、�f国のDongbu HiTekやMagnaChip、中国SMIC、イスラエルTowerJazzの�Qファウンドリ企業にサポートされている。加えて、メンターのPDK（Process Design Kit）だけではなくケイデンスのPDK（ただし 変換が��要）やiPDKなどもサポートしている。デザインキットをこれから�Y��化するためのOpenPDKにも参加しており、メンターはその設立メンバーでもある。

ちなみにこのPyxisとは、ラテン語で�Lの�跚Lに使う、「�蛙鉾廖廖▲�リシャ語で「小さな箱」を�T味する言��だという。また南の星座の�@�iで、��式�@称Pyxis Nautica（共に�蛙鉾廚料T味）と�}ぶ小さな星座もある。この星座は��式�@から次��に�]くなり、単にPyxisと�}ぶようになったとしている。

図3　南の空に��く星座　この真ん中にあるのがPyxis