メンタ〖グラフィックス、3D IC柒の稱チップをテストできるツ〖ルを倡券
勢メンタ〖グラフィックス家は、TSV儡魯を網脫する3肌傅(3D)ICにおいてパッケ〖ジング稿でもパッケ〖ジ柒にある稱チップをテストできるような禱窖里維をGlobalpress肩號のプレスセミナ〖e-Summit2011において湯らかにした。
哭1 メンタ〖CEOのWalden Rhines會 (焊) とマ〖ケティングディレクタのStephen Pateras會 (寶)
3肌傅ICは、腮嘿步でコストダウンをしにくくなってきたことに灤する豺だといえる。メンタ〖グラフィックスのCEOであるWalden Rhines會(哭1)は、これまでの腮嘿步飯羹では90nmプロセスでは漣坤洛に孺べ47%のコストダウンになったが、65nmで12%、45nmでは9%、32nmで2.5%、とコストダウンの升が警なくなってきたと回紐した。22nmになると嫡に2%のコストアップになるという。コストダウンはラ〖ニングカ〖ブ∈漿較妒俐∷に辮って悸附してきたが、22nmの黎は禱窖を漿較しても腮嘿步によるコストダウンは豈しくなってきたという條だ。3D ICがそのコストダウンの豺となりうる。
3肌傅ICの呵絡の啼瑪はコストだといわれるが、コストを瘋める妥傍のなかでも殊偽まりをいかに澄瘦するか、がさらにそのカギを愛る。紊墑チップを3肌傅裁供した稿でも紊墑/稍紊墑をテストする眷圭に、帽に儡魯がうまくいっているかどうかだけではなく、毋えばメモリならテストパタ〖ン奶りの批えを叫せるかどうかもテストしなければならない。剩眶のチップのテスト箕粗を沒教し、しかも鏈てのトランジスタをチェックできるようにカバ〖唯を懼げなければならない。
システムLSIの肋紛ˇ浮沮ツ〖ルを緘齒けてきたメンタ〖は、3D ICをテストするための瀾墑シリ〖ズTessentを倡券した。この瀾墑を蝗えば、スタックされた剩眶のチップを超霖弄にスキャンし、さらにBIST∈built-in self test∷緘恕でもテストする。チップ票晃をTSVでつなぐ3D ICに裁え、インタ〖ポ〖ザを拆する2.5肌傅のICにもTessentは蝗える。
Tessentではまず、ロジックチップのゲ〖ト攙烯をできるだけ鏈てカバ〖し、しかも沒箕粗でテストすることをメンタ〖は雇えた。カバ〖唯の光い導擊ランダムパタ〖ンを券欄するTessent LogicBISTと、テストデ〖タをできるだけ絡きく暗教してテスト箕粗を沒教できるスキャンパタ〖ンを欄喇するTessent TestKompressを寥み圭わせたツ〖ルを脫罷した。
肌に、ロジックとメモリやアナログIC、光廬I/Oインタ〖フェ〖スICなどをスタックする眷圭に灑えて、ロジックBISTとメモリBIST、アナログテストおよびバウンダリスキャンテストを寥み圭わせた。これらの瀾墑には、Tessent MemoryBISTとTessent BoundaryScan、Tessent PLLTest、Tessent SerdesTestなどがある。これらを蝗うことによって、テストコマンドを稱チップに流り、稱チップを奶ってテストパタ〖ンを流り哈むことができる。呵絡のメリットは、3D ICをパッケ〖ジングした稿でさえ、チップごとにテストできることである。この超霖弄な緘恕はIEEE1149.1憚呈に潔じている。
哭2 ロジックに礁姥したメモリBISTを蝗いDRAMにテストパタ〖ンを流り哈む
毋えば、ロジックとスタックしたメモリをテストする眷圭には、ロジックチップに礁姥したメモリBIST攙烯を蝗う(哭2)。この眷圭、3D ICのI/O眉灰からロジックチップのBIST攙烯を瓢かし、ATPG∈極瓢テストパタ〖ン券欄達∷からメモリ脫のテストパタ〖ンを流り哈む。その攙烯からメモリのアドレスバスやデ〖タバスをアドレッシングすることで、メモリへテストパタ〖ンを流り哈むことができる、と票家シリコンテストソリュ〖ションズ嬸嚏の瀾墑マ〖ケティングディレクタであるStephen Pateras會(哭1寶)は揭べている。
