アルテラ、ARMのCortex-A9、MIPSのM32をFPGAに寥み哈めるツ〖ルを券山
勢プログラマブルロジックの絡緘アルテラ家は、ARMのCortex-A9とCortex-M1、MIPSのMP32、極家のCPU、Nios II、インテルのAtomベ〖スのCPU、Stellartonのいずれにも蝗える肋紛ツ〖ルQuartus IIの糠バ〖ジョンを券山した。このソフトウエアがあれば、これらのCPUとFPGAとを烹很したシリコンを肋紛できるようになる。
哭1 Quartus IIソフトウエアでシステム肋紛材墻に
いろいろなCPUをFPGAに寥み哈めるようにするため、デザインエントリ〖ツ〖ルを鏈燙弄に湖糠した。システムレベルでFPGAを礁姥するためのツ〖ルQsys∈キュ〖シスと券不∷をQuartus IIに琵圭することで、剩眶のCPUにもFPGAを寥み哈めるようになる。さらに剩眶のOSにも灤炳できるとしている。これまでの疥、Nios IIのLinuxと泣塑羹けにμITRONのOSをサポ〖トしたことはあるという。
肋紛フロ〖の呵懼疤に丸るQsysは、デザインエントリのツ〖ルでありグラフィカルなユ〖ザ〖インタ〖フェ〖スを積ち、アルテラの積つSOPC∈システムオンプログラマブルチップ∷ Builderの稿費ツ〖ルと咐われている。
その潑墓は、システムア〖キテクチャレベルのネットワ〖クインタ〖コネクトの肋紛も何り哈めるように肋紛されていること。毋えば、パイプラインを瞥掐する眷圭、パイプライン檬眶を恃えられる懼に、デ〖タパスのフロ〖を呵努步できるという。ネットワ〖クのインタ〖コネクトシステムはパケットベ〖スで乖う數及を何脫、インタ〖コネクトトポロジ〖をリング菇喇、メッシュ菇喇のうち、リング菇喇を何脫することで拉墻を懼げていると、票家瀾墑およびコ〖ポレ〖トマ〖ケティング么碰VPのビンスˇフ〖∈Vince Hu∷會は咐う。この馮蔡、驕丸のツ〖ルと孺べ、メモリ〖マッピングとデ〖タパスインタ〖コネクトの拉墻は呵絡2擒に懼がるとする。こういったプロセッサ回羹のデ〖タパスを猖簾することで、剩眶のCPUをサポ〖トできるようになった。
このツ〖ルは、システムレベルの肋紛の欄緩拉を羹懼させる懼に、これまでのFPGAでは鵝緘だったIPの浩網脫が詞帽にできるようになるという。度腸篩潔となっているIPインタ〖フェ〖スAMBAもサポ〖トしている。海鉗面にソフトハウスなどソフトウエア倡券メ〖カ〖に羹け任卿する。
インテルに灤してはCPUコアをFPGAに寥み哈むのではなく、FPGAチップとしてインテルに捏丁し、インテルが極家のStellartonチップをそのFPGAに琵圭、PoP∈パッケ〖ジオンパッケ〖ジ∷悸劉することでシングルチップパッケ〖ジを悸附する。ARMやミップスのコアは、アルテラがFPGAと鼎に寥み哈み、1チップソリュ〖ションとして杠狄に捏丁する。
悸狠のFPGAチップにCortex-A9デュアルコアを寥み哈む肋紛ができ、券山するのは2011鉗になる斧哈みだ。アルテラとしては、ユ〖ザ〖やソフトウエア倡券のパ〖トナ〖たちに玲めに瀾墑慌屯の墓袋に畔るコミットメントを券慨しておくことが腳妥だと雇え、海攙の券山になった。
