英国の�~��IPベンダーであるイマジネーション・テクノロジーズ社は、小さな�C積で低消�J電��のIP開発に�R��してきたが、今後のSoCにはRPU（radio processing unit：無線処理ユニット）という形のIPが組み込まれるようになると、同社CEOのHossein Yassaie��は言う。RPUはベースバンドと周辺�v路を集積したプロセッサであり、RF�霾�は含まない。Yassaie��は英国�j使館で開かれた、イマジネーションテクノロジーズのプレス発表会において��らかにした。

今後のSoCにはコネクティビティ機�Δ���くようになり、「Connecting Chips to Cloud」（チップをクラウドにつなぐ�\術）が新しいSoCを牽引するだろうとしている。同社はIPベンダーだけに��来のセット(電子機�_)の�eをしっかりイメージしている。半導��メーカーをユーザーとするIPベンダーは、数�Q経っても陳�慍修靴覆�IPを開発しなければビジネスできないことを�^�瑤靴討い襪燭瓩�。

同社は、グラフィックスIPコアのPOWERVR SGXがインテルのモバイルプロセッサAtomのチップセットやアップルのiPhone 3GSなどに採��されるなど、最�Zの勢いを加�]している。これまで同社のIPコアを使った半導��チップは����2億個出荷されたという。その先のアプリケーションとなると、独�Oの並�`処理可�Δ淵轡鵐哀襯灰△任△�METAをCPUに使い、GPUのPOWERVR SGXや浮動小数点プロセッサコア（FPU）を載せ、さらにRPUを載せることで��来のSoCの中核が出来�屬�る。

METAマルチスレッドプロセッサコアは、�kつのコアの中に最�j4つのスレッドを使って並�`処理ができるという��長がある。コアは�kつでマルチコア同様の動作を行うため�C積が小さくてすむ。プロセッサ1個は演�Qを�pけ�eつALUが最�j�C積を���~するが、ALUが実際に動作している時間は����の30%��度だという。このため他のジョブをこのALUに割り当てることで並�`処理を行うという�lだ。このスケジューリングに同社独�Oのノウハウがある。

ハイエンドのMETA HTPでは、マルチスレッドのアプリケーションプロセッサに加え、DSPや浮動小数点プロセッサ（FPU）も集積する。1クロックでスレッドをFPUあるいはDSPにコアを変えられるため、仮�[化�\術に向く。レイテンシはなく1クロックで処理できるという��長がある。さらにプロセッサコア数が��要な処理には、METAをマルチコアで使うことができる。

��1世代のMETAプロセッサは動作周�S数350MHz、消�J電��0.02mW/MHz、シリコン�C積0.2mm2で、プロセスは65nmだが、開発中の��2世代のMETAプロセッサコアは、動作周�S数が最�j1GHz、40nmプロセスで���]されるとしている。��2世代はもっと深いパイプラインを使い、しかもパイプラインの段数をダイナミックに10段まで命令によって変えられる構成だとしている。

Yassaie��はMETAプロセッサコアによってワイヤレス機�Δ鯤僂┐襪海箸呂海譴泙任離愁侫肇Ε┘¬祇�を��え、プログラマブル無線と�}んでいる。