基��にチップを�mめ込む�\術、基��に�B�^やコンデンサなどの����を�mめ込む�\術、ウェーハレベルパッケージング、楉鵡�接��、スタックチップ�\術、といった新しい実���\術が入�}できるようになると、新しい3次元SiPが�擇泙譴討�るという。Tong��は13日朝の基調講演でこのことを述べた。

水平分業型の�u�Tな��湾でIC半導��デバイスのサプライチェーンの統合が進むと、�i工��のファウンドリからパッケージ��の基��、システム仕様、パッケージ&テストという�k連の流れを新しいコラボレーションでSiPを作るというのだ。もともとASE社は後工��の�佗薀咼献優垢鬚笋辰討�たため、パッケージングとテストはターンキーサービスでできる。これに加えて、����やチップを�mめ込んだ新しい基��、何を1パッケージのチップに集積するかというシステム的な考えが加わる。

ところが、Tong��は、�貭湘�合ならぬ水平統合という言い�気鮃岷蘆罎忙箸辰討い拭�この真�Tは、「ASEグループは、基�����]からEMSまでものづくりの企業が揃っている。このため、ASEグループの水平的な統合によるオペレーションが可�Δ砲覆襦廚��O信満々である。

65nmの現在から次の45nmは2008〜2011�Qにやってくる。このときには楉鵡η枩�がつかわれるだろうとみており、ASEはこの先端分野に��を入れるというわけだ。このような次世代SIPパッケージを使うと、パッケージの厚さは現在の1.2〜1.4mmよりもさらに薄い1.0〜1.2mmと薄くなるという。携帯電�B機本��の厚さも今の14〜15mmから10〜12mmになるとみている。