Rhines��は、いかに消�J電��あるいはエネルギーの低��が�_要か、低��しなければムーアの法�Г妨�られるように1チップに集積されるトランジスタ数が�\えていくため消�J電��も同時に�\加すると述べた。ちなみに2007�Q現在、すべての半導��チップに集積されているトランジスタ数は9.6×10の18乗個だとして、Pentium 4（Prescott）が5.7×10の10乗個使われている数に相当する。この数は原発3638基分、あるいは14億6000万世帯に相当するという�lだ。今のところ、トランジスタ数はムーアの法�Г箸いΔ茲蠅睨蓊Qリニアに�Pびている。今後はこれ以�屬凌��Cになる。

携帯電�B機においてもスマートフォンだけではなく、MP3プレーヤー機�Α▲�メラ機�Δ覆匹気泙兇泙糞��Δ�載るコンバージェンスの時代になっている。リチウムイオン電池のエネルギー密度の向�屮據璽垢�ICチップの集積度向�屬離好圈璽匹茲蠅盍砲ぁ�

�k�気��v路やデバイス、プロセスの世�cを見ると、ダイナミックパワーはもはや変わらなくなってきた。クロック周�S数を�屬欧蕕譴覆�なってきたからだ。しかしドレイン-ソースのリーク電流はトランジスタ数の�\加と共に�\える��向にある。マイクロプロセッサはすでに性�Δ茲蠅眥秕嫡J電��化への�官�が進んでいる。

そこでさらに消�J電��を下げるために、もはやシステム設��、アーキテクチャ設��から消�J電��を考慮していかなければならない。��にシステムアーキテクチャとソフトウエアの���Iが消�J電��の低��に�jきく寄与するとした。Rhines��は「iPhoneの不満はバッテリ��命が�]いこと。だからデザインによって解��する」と述べ、「パワーがデザインをドライブする」と�喞瓦靴拭�

システム設��では、����をどうパーティショニングするか、パワーをどう定�Iするか、ということが深く関係する。にもかかわらず、「これまでのシステム設���vが消�J電��は�O分の問��ではないとばかりに�v路�\術�v、デバイス�\術�vに渡してしまった。これはいまだにシステム設��がマニュアル作業だからそのようになってしまう」と言う。PCB�屬妊僉璽謄�ショニングをうまくやることでシステム����の消�J電��は1/5〜1/10に��るとみている。

さらにPCB�屬�����をCPU、GPS、PMUなど��要なキーコンポーネントにまとめると20%〜50%は��る。そしてLSI設��でICブロック設��のパーティショニングで10〜20%削��できる、とした。

LSI設��レベルでは、次世代LSI設��に関して述べ、�Qレベルにおける問��を提��した。プロセスに�Zい�駘�設��では、プロセスコーナーをワーストケース設��（ワーストコーナー）でやってきたが、微細化が進むにつれ、コーナーの数は���\する。ここでコーナーと称しているのは、プロセスのばらつきを考慮しなければならないカギとなるプロセスのこと。例えばゲートしきい電圧Vthはハイエンド素子、ローエンド素子で±5〜10%をバラつきとしてきたが、Vthのようなカギとなるプロセスパラメータ、すなわちコーナーの数が�\えていく。130nm設��では4コーナーだったのが、90nm設��では10コーナー、65nmだと21コーナー以�屬砲發覆襪箸いΑ�さらにタイミングマージンも加わる。それらを同時に解き、検証しなければ��常動作は期待できない。

それらを解��した�屬如▲優奪肇螢好肇如璽燭�ら�駘�合成、クロックツリー合成、配線設��、そしてGDS II出��する間にも、�H数のVDD電源の流れや電圧、周�S数の最適化、アダプティブなスケーリング、クロックツリーの再構成などのダイナミックパワーの低��、マルチVthやパワーゲーティング、バックバイアスなどのスタティックパワーの低��などが��要になる（下図）。

�岼明濕�レベルでは、ESLレベルがRTLレベルやPHYレベルなど下位レベルへどう影�xするのかを調べることが�j��、だという。このレベルでは、UPF（Unified Power Format）形式に��って検証を行う。UPF形式はかつてTI、ノキアとメンターが共同で開発し、シノプシスと�Y��化を��めたフォーマットのこと。まずすべてのパワーに関係する場所を見つけ、データリテンションが適切か、リセットできるかなどを検証する。パワーに関係するプログラムが成立しているかどうかを����に渡ってカバーする。このようにしてパワーを�T識した設��をシミュレーションしながら検証していく。

PCB�屬任魯僖錙璽ぅ鵐謄哀螢謄�を確認し、例えば配線が狭すぎてノイズが載っていないかどうかなどを解析し確認する。PCB�屬任��X解析も行い、����の配��が適切かどうかを調べるためホットスポットを見つけ、それを�T��していく。

OSレベルでもパワーを�T識したRTOS（リアルタイムOS）とそうではない�@��のLINUXを比べると、パワーを�T識したRTOSだと消�J電��は使��するメモリーにもよるが、5〜11%削��できるとしている。

LSI設��の例として802.11のMACプロセッサのパワーをハードウエアリッチ、ソフトウエアリッチ、シングルバス、ダブルバスなどについての�h価例を紹介した。その�T果、シングルバスですべてハードウエアで実現すると380.7mWで、ダブルバスを使いいくつかの機�Δ鬟愁侫肇Ε┘△納存修垢訃豺腓�766.8mWも電��を食うことを見せた。

要は、チップ�C積と消�J電��、性�Δ虜播�化がIPブロックだけで最適化していても、システム����で最適化できているかどうかわからない。RTLレベルで設��していても単なるローカルな最適化かもしれない。しかし、「�駘�設��を�~使してグローバルに最適化すれば消�J電��を20倍も下げられる。そのためには�駘�設��をもっと�O動化することがカギとなる」とRhines��は�Tんだ。