picoChip社が�u�Tとする����は、ワイヤレス分野に��化したマルチコアDSPプロセッサだ。「使いやすく、コスト・パフォーマンスがよく低消�J電��であり、mWあたりのMIPS性�Δ���来のDSP����と比べて10〜40倍優れている」と同社マーケティング担当副社長のRupert Baines��はいう。同��は欧���j(lu┛)陸のAtlantic Telecom、その�iは��Analog Devicesにもいた。

狙う�x場は、セルラー電�Bの3G以�TのHSDPA、HSUPA、LTE、フェムトセルなどのセルラーネットワークに加え、WiMAXネットワークなど新しい高�]ネットワークの基地局向けチップである。��に、最�Z�R�`されているフェムトセル向けにはこれまでのような高価なDSPは使えない。フェムトセルは家庭やオフィスで使う小さな基地局だからである。せいぜい家庭��ルーター��度の価格に納めなければならない。

実は、Baines��が述べたこの数�Cは�����vの�h価機関であるBDTI(バークレイ・デザイン・テクノロジー社)がベンチマークテストしたもので、picoChip社の最初の����PC102と、Texas Instruments社のハイエンドDSP����TMS320C6455を1GHzで動作させ、Freescale SemiconductorのDSP　MPC8144を1GHzで動作させて比較したもの。PC102は160MHzで動作させた。絶�甘�な性�Δ癲▲戰鵐船沺璽�・チャンネル数、チャンネル当たりのコストなどで比較している。ニュースリリースが出ている（http://www.picochip.com/press/press_releases/press099）。

picoChipは単なるファブレスの半導��企業ではない。チップ開発に��要なレファレンスデザインボードや、3G/WiMAX、LTEすべてをカバーするソリューションまでも提供する。半導��チップそのものの性�Δ�良いだけではない。ソフトウエア無線��(sh┫)式であるため、ベースバンド設��をソフトウエアだけで変��(g┛u)できる。だから、3GやLTEになろうが、WiMAXになろうが関係なくどちらにでも�官�できる。

DSPチップとしては、高性�Αδ祺然福Ε侫譽�シビリティと��拍子�△┐身焼���である。同社はまだベンチャーといえるような小さな企業で、バースに本社を��き、����業�^は130�@��度だ。ここに90数�@ほど集い、30�@��度が世�c�Q地のセールスオフィス（���B、東�B、ボストン、ソウル、サンジェゴなど）にいる。ベンチャーキャピタルから4�vに渡る融�@を�pけてきた。�\術アドバイザリボードには、XMOS Semiconductor社の創立�vでもあるDavid Mayブリストル�j(lu┛)学教�b（英国��集（2）を参照：）も�@を連ねている。

130nmルールで作った最初のチップPC102は2004�Qに10~20万個�攵�し、今は90nmの��2世代チップは2006�Qに発売した。����で100万個にも達するという。今�Q発売するチップは65nmルールで作るPC20x、PC302/305を予定している。���|をいくつか設けているのは、�j(lu┛)きな基地局からフェムトセルまで広くカバーするためである。

picoChip社のマルチコアDSPチップは1チップ�屬�16ビットのDSPコアを数��個並�`に並べた構�]をもつ。マルチコアにした理�y(t┓ng)は、シングルコアで性�Δ��屬欧訃豺腓縫肇薀鵐献好真堯△垢覆錣船船奪��C積が�\加してしまうためだ。2007�QにIntel社が分析調�hした�T果、MIPS数で性�Δ�2倍に�屬欧襪里覆薀肇薀鵐献好��C積は3倍に�\え、４倍に�屬欧譴�9倍にも�\えてしまうことがわかった。

picoChip社は、理�[的なDSPを分析し、何トランジスタで何MIPSのDSPが1個のDSPコアとしてベストなのかを検討した。その�T果、16ビットのDSPコアで100〜200MHzで動作させた、3ウエイVLIWアーキテクチャが最適だと見出した。このコアを最小のビルディングブロック単位として、300個��度並�`動作するマルチコアDSPを設��した。最初のチップであるPC102(130nmプロセス)では、308個のDSPコアを集積した。このチップの性�Δ蓮▲�ロック周�S数160MHzで、197GIPS（giga instructions per second）、積和演�Q�]度は38.6GMACs、メモリーの転送�]度は3.3Tビット/秒と極めて高い性�Δ鮨�した。ただし、���k世代����のPC102の消�J電��は5Wとやや�j(lu┛)きい。

性�Δ�DSPコアの数に比例するが、�C積もその分�j(lu┛)きくなる。このPC102を4個並べDSPを1200個のコアに並�`動作させると、800GIPSになるとしている。最も�j(lu┛)きな��模の商��システムは4800個のDSPコアで3.3TIPSという性�Δ鮨�した。ちなみに現在出荷中のPC202は90nmプロセスで���]しており、20〜30ドル��度の価格だという。

同じ機�Δ�FPGAで実現しようとすると、�C積効率は�Kい。FPGAや��来のDSPと比較するとシリコン�C積当たりの性�Α扮��Q数/mm2）は専��のASICよりは�Kいものの、プログラマブルデバイスの中では最も良い位��にいる。

�Q�|の無線��(sh┫)式に�瓦靴討魯愁侫肇Ε┘△農擇���えられる、ソフトウエア無線である。ソフトウエアは��来のDSPのプログラムと同様、C言語あるいはアセンブラ言語で書ける。プログラムをブロックダイヤグラムと�Tびつけることができる。デジタルLSIで最�Zよく見かけるCADとCAEを�Tびつけ、LSIの性�Δ��h価できるようにしているようなものだという。

picoChip社はファブレス半導��が主なビジネスではあるが、ソフトウエアおよびハードウエア開発ツールも提供している。W-CDMAやHSDPA、LTE、CDMA2000/EVDO、WiMAXなどの�Q�|の通信?d─ng)?sh┫)式に�瓦靴討魯愁侫肇Ε┘△��棺茲垢襪燭瓠▲愁侫肇Ε┘▲螢侫．譽鵐好妊競ぅ鵑鮖箸ぁ▲船奪廚��屬離ぅ鵐織侫А璽垢筌蓮璽疋Ε┘△諒���(g┛u)に�瓦靴討魯蓮璽疋Ε┘▲廛薀奪肇侫�ームを使う。それぞれ10�|類を��えるツールがある。�Qツールは最小の機�Δ鮑椶擦討△蝓△海譴世韻任皀轡好謄爐倭箸瓩襦�すなわちソリューションとなっている。