図1　DRAM�x場は�岼�3社が94%のシェア　出�Z： IC Insights

2021�QにおけるSamsungのDRAM売�幢Yは419億ドルで、プロセス的にも先頭を行く。2020�Q3月にはEUVリソグラフィ�\術を導入、2021�Q10月から14nmのDDR5 DRAMを量��し始めた。しかも、14nmDRAMプロセスでは、EUVを使うプロセス工��を当初の2工��から5工��に�\やしたという。11月には14nmの16Gビット（2Gバイト）低消�J電��のLPDDR5X DRAMを5Gや機械学�{、ビッグデータの最終応��機�_などの高�]����に開発した。このDRAMは、�J�TのLPDDR5デバイスよりも1.3倍高い8.5Gbpsのデータ処理�]度を�eつとしている。また、Samsungは、新しいインターコネクト��格のCXL（Compute Express Link）をサポートするDRAMメモリモジュールをリリースしたのに��き、2GBのGDDR6や�O動�Z��2GBのDDR4をリリースした。

シェア2位のSK Hynixの売�幢Yは、�i�Q比39%�\の266億ドル。DRAMは同社の��半導��売�幢Yの71%を��めている。����の内�lは、サーバー��が40%、モバイル��35%、PC��15%、�c�效�とグラフィックス��がそれぞれ5%となっている。DRAMチップをTSV（Through Silicon Via）などで3DにスタックしたHBM（High Bandwidth Memory）3も同社は出荷している。また2021�QにはHynixもEUVを導入して1αnmクラスのプロセスを使ってLPDDR4 DRAMの量��に入った。

Micronは、�i�Q比41%�\の219億ドルを売り�屬欧拭�これはMicronのIC売�幢Y300憶ドルの73%に当たる。同社も1αnmのプロセスノードでDDR5 DRAMの�攵�を今�Q後半に開始する。同社は1αnmノードからではなく、1ɤnmノードでの�攵�にEUVを使う予定で2024�Qに�攵�を開始するとしている。

ロジックでは7nmノードから�k��EUVを使い始め、5nmノードからはEUVを主��に使っている。ただ、TSMCが7nmプロセスと言ってもチップ�屬稜枩�には7nm幅の�∨，呂匹海砲發覆ぁＮ磴┐弌�Intelの14nmプロセスはTSMCの7nmプロセスよりも�{�J�j(lu┛)きい��度であり（参考�@料1）、7nmは実際の�∨，鯢修靴討い覆ぁ�また、単位�C積当たりのトランジスタの数で表わしているWikiChipによると（参考�@料2）、Intelの10nmプロセスでは1億76万トランジスタ/mm2であるのに�瓦靴董�TSMCの7nmプロセスでは9120万トランジスタ/mm2しかない。

DRAMのようなメモリではプロセスノードが20nmを割ってからは、1x nm（19〜18nm）、1y nm（18〜17nm）、1z nm（16〜15nm）、と刻みながら微細化してきた後、1α nm（15〜14nm）からは1β nm（14〜13nm）、1ɤnm（13〜12nm）とさらに少しずつ微細化が進んできた。DRAMで、15nmくらいからEUVが使われるということは、TSMCの5nmプロセスの実��的な最小�∨，蓮�15nm��度のようだ。

本当に実際の�∨，�3nmや2nmとなると、原子の�j(lu┛)きさに匹�發垢襪茲Δ砲覆蝓▲疋福爾筌▲�セプタの不純�馭仕戮�Si原子数の��万分の�kでMOSトランジスタがオンすることを考えると、MOSFETのドレインからソースの間に不純�颪�1個あるかないかのレベルにまでなってしまい、ゲートしきい電圧は�j(lu┛)きくバラつきトランジスタ動作はしないはずだ。

参考�@料
1. Ridley, J, "Intel 10nm isn't bigger than AMD 7nm, you're just measuring wrong", PC Gamer (2020/04/29)
2. "7 nm lithography process", WikiChip