図1　GoogleはNISTと提携、9月下旬にオンラインワークショップを開く　出�Z：NIST

Googleがこれまで進めてきた仕組みは、カスタムSoCが欲しいという半導��ユーザーに�瓦�、設��作業を�pけ�eつデザインハウスのEfabless、���]を�pけ�eつファウンドリのSkyWater Technologyにそれぞれ�}配して作るというもの（参考�@料1）。SkyWaterのウェーハシャトルサービスを�W��して、複数のメーカーのSoCを1��のウェーハ�屬����]する。

SkyWaterは元Cypress Semiconductorが�eっていたミネソタ�Ε屮襦璽潺鵐肇鵑旅�場をスピンアウトさせて�}に入れた。純粋に�盜��擇泙譴離侫．Ε鵐疋蠅任△�、DoD（国防総省）とも契約、半導��チップを�p�Rしており、最�Zは�OらをTrusted Foundry（信頼できるファウンドリ）と称している。�@本も設立も�盜馮�であり、アラブ�@本のGlobalFoundriesとは違うという�e勢を�]ち出している。

ただ、今�vの提携では、�j学の研�|パートナーを�eつNISTがSoCのチップ設��を行う。�歉���省のプレスリリース（参考�@料2）によると、�v路設��はオープンソースであり、�j学や中小組�Eの研�|�vたちがライセンス料や�U限なしで欲しいチップを入�}できる。つまりCPUコアがRISC-Vであることは間違いない。RISC-Vは、ライセンス料なしでCPUを�O分で�O�yに設��できるIPコアである。CPUにRISC-V、OSにLinuxを使えば誰でもフリーでコンピュータシステムや組み込みシステムを設��できるようになる。

実際には、チップ設��を行う研�|パートナーは�j学である。ミシガン�j学、メリーランド�j学、ジョージ・ワシントン�j学、ブラウン�j学、カーネギー・メロン�j学が設��パートナーとして参加する。�j学�笋�VLSI設��の教育・訓�aの場となる。

これまで、半導��を設��・���]できる企業は�j企業に限られていた。試作コストが数�暇�ドル（数�h万��）もかかり、スタートアップや�j学の研�|�vが�O分のカスタムSoCを�}に入れることは�Mしかった。そこで、今�vNISTがライセンスフリーのフレームワークを作って、研�|�vが誰でもチップを�}に入れられるようにした��「�O分の研�|にチップを�pけ入れられるような価格で供給してもらえる。さまざまな研�|�vとスタートアップとのコラボレーションが�盜颪離ぅ離戞璽轡腑鸛禄个砲弔覆�る」とNISTディレクターのLaurie E. Locascio��は述べている。この�匲学コラボレーションの仕組みは、CHIPS法案が可��される�iに��画されていたという。

ファウンドリSkyWaterのプロセスは、90nmまでしか提供できないものの、TSMCが開発している7nmや5nmプロセスの実際の�∨，�15nm�i後で�Vまっているため、シミュレーションで7nm/5nmプロセスをある��度�h価できる。また、最先端の半導��は、�∨，糧�細化から�C積の微細化に変化しているため、3次元�\術を�~使して�C積シュリンクを積極的に行うことで性�Δ��屬欧襪海箸�できる。このため、NISTはナノセンサや、バイオエレクトロニクス、AIや量子コンピューティングなどに向けたデバイスを�}に入れられるようになると述べている。

また200mmウェーハをベースにするSkyWaterのプロセスが90nmプロセスと��れているからといっても、200mmウェーハでNISTが期待する40�|類のSoCを設��・���]できれば、半導��のコストダウンに�jきく貢献できるようになる。加えて、チップの性�Α�消�J電��・�C積（PPA）が満�Bできる�T果を�uられるようになれば、�Y��的な200mmウェーハで���]するため、試作から量��で�x場へ出荷する期間（Lab to market）はかなり�]縮できると見ている。

TSMCのエリアシュリンクの�}法に関しては、今月の会�^限定Free Webinar「TSMC研�|」でその��要を報告する。

参考�@料
1. �氾跳�二、「Googleがカスタム半導��の�c主化・�O�y化を推進」、News & Chips (2020/11/14)
2. "NIST and Google to Create New Supply of Chips for Researchers and Tech Startups", �歉���省 (2022/09/13)