図1　薄いウェーハを容易に�Dり扱えるようにした　出�Z：IBM Researchブログ

TSVは、チップ同士（ウェーハ同士）を�_ねて配線をつなぐ�\術であるが、配線�{(di┐o)�`を�]くするために裏�Cを薄く削っている。その厚さは100µmにも満たない。�攵妌��で薄く削ってしまうと、ハンドリングが�Mしく割れやすくなってしまう。このため、キャリアウェーハに接��させて�Dり扱う。これまでキャリアウェーハは、シリコンウェーハを扱うためにガラスウェーハに�k時的に張り��けて使っていた。ウェーハ処理が終了すると、��外線レーザーを照�o(j━)しガラスとウェーハを外していた。

キャリアウェーハとしてシリコンを��いる場合もあったが、機械的な��を加えて2��のウェーハを切り�`していたため、�L(f┘ng)陥が発�擇景��里泙蠅鯆祺爾気擦觚彊�になっていた。

そこで、IBMと東�Bエレクトロンは、��来のガラスウェーハに代わり�Y��的なシリコンウェーハを��いても�~単に2��のウェーハを分�`できる��(sh┫)法を共同開発した。シリコンには透��な�軍粟�レーザーを使って、300mmウェーハを分�`する��(sh┫)法だという。この��(sh┫)法を使えば、����の互換性や真空チャックの問��がなくなり、�L(f┘ng)陥を��(f┫)らし、異なるウェーハ同士に関係するプロセス�屬量筱�もなくなるとしている。今�vの�\術は、FOWL（Fan out wafer level packaging）や3Dチップレットなどの先端パッケージ�\術に使える�\術だという。

IBM Researchは2018�Q以来東�Bエレクトロンと共同開発してきており、レーザーによるウェーハ分�`�\術を完成させることを�`的としてきた。新しいチップ���]のために��要な���]����を開発してきた東�Bエレクトロンは、量�奭け300mm��の����を設��してきた。今後は、このプロセスが半導��の�����]工��に使えることを実証し、3Dチップのスタックを��すことになる。

参考�@料
1. "The breakthrough that could simplify the 3D chipmaking supply chain", IBM (2022/07/07)