図1　アドバンテストの5Gミリ�SテスターV93000　OTAテストも可�Δ�

アドバンテストが発表した5G向けテスター「V93000」（図1）は、次世代のミリ�S��RFICをテストする。今�v発表したのは、周�S数24GHz〜44GHzのモジュールと、57GHz〜70GHzのモジュールを搭載できるテストソリューションである。DUT（Device under Test）を搭載したブロックを�i��4個、後��4個搭載できる。1個のブロックに8個の双�妓�ポートが乗っているため、テスター����では最�j64ポートをテストすることができる。このポートを切り��えることで1ブロック当たり8個のデバイスをテストする。

ミリ�S��のRFICでもやはりIF（中間周�S数）に落とすため、ミリ�SのIF段として5.85GHz〜18GHzのテストヘッドは、2018�Qに発表したWave Scale RF18を流��する。もちろん現在の5G通信であるサブ6GHz�官�のテストヘッドWave Scale RFはもっと小型で、図1の左�}�iにあるテストヘッドがそれである。このテストヘッドには32個の双�妓�ポートが搭載されている。ミリ�Sデバイスのテストでは、��来通りプローバを充てる�擬阿世韻任呂覆�、プローバを使わず無線でテストするOTA（Over the Air）テストヘッドも���Tしているという。

アドバンテストは5G��のテストヘッドだけではなく、�Z載向けのSoC��テストヘッド「RND520」も発表した。これはプラットフォームベースの�@��SoCテスターT2000に搭載して使う。256個のSoCを同時に�R定できるウェーハ向けのテストヘッドである。最�j175°Cまでの加�]試�xできるように試�x�a度を調�Dできる。RND520に搭載する256チャンネルの2Gbpsデジタルモジュール2GDMEと、96チャンネルのデバイス電源DPS192Aも同時に発表している。電源は最�j192Aまでの電流を供給する。

デンソー、SiCの気相成長が可�Δ�

テストメーカーがミリ�Sという5Gの本命�\術を提供する�k�気如�SiC半導��デバイスメーカーであるデンソーは、これまで��華法でしか成長できなかったSiCインゴットを、シリコンのエピタキシャル�\術と同じ気相成長で形成した。ただし、シリコンのチョクラルスキー法とは違い、�|�T晶の周囲を気相成長で�里蕕擦討い��桔，鮑里襦平�2)。

図2　SiC�T晶インゴットの周囲を気相成長で�里蕕擦討い�デンソーの新成長�\術

デンソーはこの�桔，鮖箸辰楠L陥密度を1/100に低��したという。さらにこの�桔，離瓮螢奪箸蓮∪�長�]度が��来の��華法に比べて約7〜10倍�]いため、��華法では1インゴットの成長に1週間かかったが、今�vの気相成長では1日で済んだとしている。�T晶�L陥が少ないのにもかかわらず、成長�]度が1桁�Zく�]いため、低コスト化に�Tび��く。SiCの普及で最�jの問��がコスト高なので、その解��になりそうだ。

配線ピッチ10µmでインターポーザを不要に

プリント�v路基��の微細化で10µmピッチが可�Δ砲覆覿\術を、新�襪頬楴劼���くコネクテックジャパンが開発した。フリップチップボンディングの�v路の配線パターンの形成にインプリント�\術を使っており、しかも30°Cという常�aに�Zい�a度で形成できるとしている。LSI端子に関するITRS（International Technology Roadmap for Semiconductors）のロードマップでは35µmピッチが限�cだが、このインプリント�\術を使うことで、10µmが可�Δ砲覆襦�

10µmピッチの配線が使えるようになると、LSIパッケージも含めたプリント�v路基��の�屬縫瓮皀蠅肇廛蹈札奪気魘妨造泙��Zづけて実�△任�る。このためインターポーザなどコストアップの要因となる�\術を使わずにすむ、としている（図3）。

図3　コネクテックジャパンの10µmピッチが可�Δ砲覆襪肇ぅ鵐拭璽檗璽兇鷲塒廚�

ただし、30°Cという低�aで形成できることは、それ以�屬倫a度がかかった時にはがれるのか、あるいは何らかの変形の恐れはないのか、といった問��を解��する��要がある。��にプロセッサもメモリも絶えず行き来するようなコンピューティング����では動作�a度は高くなる。もちろん、放�Xや冷却などの�X管理は�Lかせないが、それだけでは信頼性に影�xを及ぼす恐れがある。実��化には2023�Qを見込んでおり、それまでには解��する��要がある。