図1　協業するパナソニック(��2�@)と日本IBM(左2�@)　出�Z：パナソニック

パナソニックは、AEC/APC Symposiumなどでこれまで発表があったように、プロセス����のデータを収集・管理・分析してフィードバックおよびフィードフォワード的に�U(ku┛)御することで歩�里泙蠍��屐��攵掚向�屬砲弔覆欧討�た。パナソニックCNSは、これからの3D-ICやFOWLP（Fan Out Wafer Level Packaging）などの�i工��と後工��の中間工��ではプロセスのノウハウを�擇�した����のフィードフォワード�U(ku┛)御や故障予��(m┬ng)などが求められると判��した。

半導�����]のデータ分析ではIBMはこれまでプロセス工��での実績があり、��にMES（Manufacturing Execution System: ���]実行システム）ソフトウエアでは�x場シェアは50%も��(┐i)っているという。IBM本社は半導��プロセス工��のAPC（Advanced Process Control）やFDC（Fault Detection and Classification）などのデータ解析システムでも外販実績が�l(shu┴)富だ。

パナソニックが�u(p┴ng)�Tとする後工������(図2)でも、3D-ICやFOWLPなどのパッケージング工��はウェーハそのものを加工するため、�i工��で実績のあるIBMと組んだ。IBMは、AIチップをはじめとするハイエンドチップの試作ができるように���]�\術の�}を緩めてはいない。ただ、量�妌場はGlobalFoundriesに��け渡し、量���\術を�}放している。

図2　今�vの提携では完成したウェーハをチップに切り分ける後工��で適��する　出�Z：パナソニック

パナソニックが���]するプラズマダイシング����では、チップ間隔20µmで厚さ100µmのウェーハをダイシングするが、ウェーハ�屬離船奪彜岾�20µmでウェーハの�f（裏�C）では10µmと間隔を�](m└i)縮するようなテーパー形�X(ju└)が望ましいとされている(図3)。このためにダイシングするチップ���Cは��(k┫)直に切るのではなく、���Aがつくようにプラズマエッチングの条�Pを�U(ku┛)御する。これまではエンジニアがテーパーをつけるのに試行�惴蹐魴�り返しながら、その条�Pを��めてきたが、これからはプロセス条�Pでレシピを�Q出してカットしていく。このためには、数���|類のパラメータの組み合わせから最適なレシピを瞬時に�Q出していく。この�Q出を行うための分析ツールをIBMが�}�Xけていく。

図3　プラズマダイシングでチップ間隔10µmでチップを分�`する　出�Z：パナソニック

また、プラズマクリーナでは、プラズマ放電が不?sh┤)W定になり異常放電が発�擇垢襪茲Δ砲覆襪函�����は不良��になる。��常と異常のデータを�j(lu┛)量に�Dっておけば後で分析に使える。����の�X(ju└)��をスコアにしてデータ分析できるような形にしておく。データが分析できると、����がどのような�X(ju└)��になると故障に至るのかを��(m┬ng)るために、データパターンを学�{しておくと、故障予��(m┬ng)につながる。データを分析するのがIBMの役割だ。

�[定顧客はOSATや後工��を�eつ半導��メーカーだ。����メーカーとしてパナソニックは、����を販売してお終いではなく、サービスを含めたビジネスモデルを考えていく。�k定の開発の進歩が見えたら、長期的に顧客との関係を保つビジネスへつなげていきたいとパナソニックCNS社社長の樋口�S行��(hu━)(図1の��から2番�`)は述べている。