図1　東�j本�戮傍鯏世鮃修┐�AIチップ開発サポート　出�Z：東�B�j学

今月、開��された「AIチップ設��拠点��動開始記念シンポジウム」では、�噞�\術総合研�|所の中鉢理��長や東�j副学長の小関敏�}��をはじめ、�Hくの�機垢琉Щ△�あり、���L�O�j学の本��真人教�bが記念講演を行った。AIチップ開発を進めてきた本��教�bは、これまでのCPUとは違う、AI処理のワークロードに寄り添うコンピュータが��要とされるとして、AIチップの��要性を訴えた。

図2　いろいろなAIベンチャーに使ってもらう仕組み　出�Z：東�B�j学

AIチップは、四�П��Qを中心とする「���Q」が�u�Tな��来のコンピュータと比べ、直感的・���ε�な情報処理を�u�Tとする。このため、それぞれ��完し合って����に応じて使うことが望ましい。��来のコンピュータが�}��き型情報処理とすれば、AIコンピューティングはデータフロー型と言ってよいだろう。本����は、新しいAIコンピューティングのフレームワークを��来の�}��き型コンピューティングと違い、ソフトウエアとハードウエアがつながる�T�I点(ノード)が�H数�T在すると考えている（図3）。このため、�T�I点を��めたものがフレームワークを�Uするだろうと予�[する。

図3　新しいアーキテクチャが求められている　出�Z：���L�O�j学 本��真人教�b

�T�I点を��めるためには、さまざまなAIチップを作り、その中から�@��性を見つけることがカギを�曚�。だから、AIチップの開発が��がれている。本����がAIチップを開発しているのはこのためだ。�盜颪任�DARPA（国防総省の高等研�|��画局）が主導するCRAFTプロジェクトや��湾のCIC（Chip Implementation Center）などがAIチップ開発をリードしており、中国も1000億����模のAIチップの国家プロジェクトがあるという。日本でもAIチップの開発を�膿覆垢�、今�vの東�j・�旟研共同プロジェクトを��迎する。

成功のカギはデザインハウス

�旟研および東�jは、経済�噞省「�噞�\術実��化開発��業�J���\金（AIチップ開発加�]のための検証環境�D����業）」、およびNEDO「AI チップ開発加�]のためのイノベーション推進��業／研�|開発項�`�◆�AI チップ開発を加�]する共通基盤�\術の開発」に共同で提案し、採�Iされたことで���Bからの出�@を�uている。

AIチップを設��するデザイナー向けのツールを揃えることも�_要だが、VLSI設��ではVHDLやVerilogといったVLSI設��言語を�{�uしなければならないため、AIのアルゴリズム開発�vにとって、VLSI言語�{�uがカベになる。AIの優れたアルゴリズム開発�vは、VLSI設��言語などいまさら�{�uしたくない。そのような時間があれば、もっと良いアルゴリズム開発に集中したい。この問��を解��してくれるのがデザインハウスだ。デザインハウスはVLSI設��言語を使ってRTL出��まで�b理設��できるプロ集団。AIエンジニアの要求を聞き、それを�b理記述に落とすことが彼らの仕��である。

ただし、AIチップ開発拠点では、設��ツールをアカデミックディスカウントで�P入したため、デザインハウスや外�陲�VLSI設��言語の�{�uプロにツールを使わすことはEDAベンダーが��さないだろう、という�mも聞く。ということは、AIのアルゴリズム開発�vたちがこの拠点に来てもVLSI設��言語を�{�uし、RTLレベルまでプログラムしてゆかなければならないとしたら、これらの設��ツールは�gの�eち�悗譴砲覆蠅�ねない恐れも出てくる。EDAベンダーと拠点との�B合いが��要であろう。

さらにAIでは学�{されたデータがTensorFlowやCaffe 2などのフレームワークのフォーマットで書かれ、クラウドに格納されていることが�Hい。これらの学�{データを推�bチップに使うためには、VLSI設��言語への変換やコンパイルが��要となる。推�bチップにはこの変換作業は不可�Lである。この作業に関してもAI開発�vにVLSI設��言語の�{�uを�嗟廚垢襪海箸砲覆�。これは無理がある。やはりデザインハウスをAI設��に介在させる��要がある。これは早��に解��を図らなければならないだろう。