GlobalFoundriesがデザインハウスを充実、��めに転じる
ファウンドリビジネスを�啣修垢襪燭瓠�GlobalFoundriesは3カ月�iにデザインハウスAvera Semiconductorを設立したが、このほどCadenceのEDAツールの採��も��めた。ファウンドリでは、���]することだけではない。設��ツールを揃え、あらゆる顧客に�官�することがその成功のカギとなる（図1）。トップのTSMCはデザインハウスを子会社に�eっている。
図1 GlobalFoundriesが�eつ12nmFINFETプロセスのツール 出�Z：GlobalFoundries
日本でファウンドリビジネスが育たない背景の�kつには、���]�\術さえあれば顧客は�M�}に来てくれると思い込んでいることがあった。これまでの日本のIDM（設��から���]も�}�Xける半導��メーカー）は、�O社の����のラインが余っていて、かつ外�雋覿箸�らラインを使わせてもらえないか、という依頼を�pけた時のみ�个栄蕕Α△箸い辰薪騨余η笋鬚笋辰討�た。これはビジネスではない。タバコ屋さんと同じである。相�}が来てくれてなおかつ、こちらのラインが余っている時に��す、というだけであり、本当の営業マンなりセールスマンがいなかった。これではビジネスがうまくいくはずがない。
��湾のTSMCは、設��ツールを揃えただけではなく、Global Unichipというデザインハウスを子会社に�eっている。デザインハウスは、LSI設��言語であるVHDLやVerilogを使ってシステム設��の設��フローをプログラムしてRTLフォーマットに出��してくれる。さらには�v路の接��情報を表すネットリストも作成し、��中でフォーマリティ検証やバグのチェックなどを行い、配��・配線のレイアウトを済ませ、最終的にマスクデータのフォーマットGDS IIなどの形でデータセットを仕�屬欧討�れる。このデータをマスクに焼き��けるなり、あるいはTSMCなどのファウンドリに�eっていく。
こういったLSI設��の�k連の流れを、アマゾンやグーグルなどのOTT（Over the top）が���咾垢襪世蹐Δ�？半導��設��出��のRTLを�uるために、今チップユーザーは半導��設��しか使われないVHDLなどの半導��設��言語を今さら���咾靴覆�てもよいのだ。デザインハウスに依頼すれば���Bりる。だから半導��設��の素人であるグーグルやアマゾン、フェイスブックでさえ、�O分仕様の半導��チップを入�}できるのである。
2018�Qの11月にGlobalFoundriesがAvera Semiを設立したときは、SynopsysのIPであるDesignWave IPをGFのプロセスで���]してきた実績がある、と述べている(参考�@料1)。Synopsysは、設��ツールベンダーであると同時に極めて�HくのIPを揃えているIPベンダーでもある。CPUなどはArmのIPを提供する。
このほどCadenceは、Avera Semiに、カスタムICやデジタル�v路、システム検証、PCB設��・解析など広�JなEDAソリューションを提供する。Avera Semiはこれらのツールを使い、12nm、14nmの複数のテープアウトを完了させ、顧客に����向けのデザインを提供する。
このAvera Semiを率いるCEOは、GFのIBM Microelectronics�A収により、そのASICビジネスのリーダーだったKevin O’Buckley��。同��はIBMで20�Q以�屐��\術的・経営的なリーダーを経�xしてきた。このため、同��が率いてきたチームは2015�Q�A収時からGFに所�錣靴討い燭�、半導��設��の経�xは25�Qにも及び、IBM時代からは2000以�屬糧焼���設��を�}�Xけてきたという。
Avera Semiは7nmプロセス以�Tの��微細化設��にも�官�する。ただし、GlobalFoundriesは、7nmプロセスを��念したと伝えられており、Avera Semiが7nmプロセスのチップを設��するとしてもファウンドリはTSMCかSamsungが�}�Xけることになるが、GFはこのことについてはコメントしていない。
参考�@料
1. GLOBALFOUNDRIES Introduces Avera Semi, a Wholly Owned Subsidiary to Deliver Custom ASIC Solutions (2018/11/01)
