図1　Qualcomm社IoT�靆�����マネジメント担当SVPのRaj Talluri��

Qualcommは、IoT�靆�����マネジメント担当のVPであるRaj Talluri��（図1）が5G時代のIoTについて語り、今後のIoTには賢さが加わることでクラウドに頼るだけではなく、エッジも賢くすることにより、クラウドをストレージとして�W��し、エッジで演�Qをするようになるとみている。それは次世代のモバイル通信�\術5Gとも関係する。5Gでは信�､厘���(レイテンシ)を1ms以内に抑えるリアルタイム性�Δ睛弋畛斗佑涙kつである。5G時代のIoTシステムにはレイテンシを抑えるためにエッジで演�Qし賢くするというのである。さらにセキュリティの確保もある。

エッジのIoT端��が賢くなることをオンデバイスインテリジェンスと�}び、スマートホームをはじめとする�c��IoTから工業��IoT、ネットワーキング、コンピューティング、クルマへとさまざまな業�cへと広がるとして、クルマやスマートホームでの�W��シーンを紹介した。例えばクルマでは、ドライバー個人ごとの設定を行い、ドライバーが��らないように常にモニターしておく、�O��運転の�ξ�を高める、などの機�Δ魴eたせることができる。

スマートホームではすでにAIスピーカー（�盜颪任魯妊献織襯▲轡好織鵐箸扉}ばれている）が登場してきているが、さらに音�m認識、顔認識、�O��言語処理、音を検出して行動パターンを先読みするコンテクストアウェアネスなど新しい機�Δ鬟┘奪��笋撚辰┐襪海箸如▲螢▲襯織ぅ牘�答が可�Δ砲覆襦�AIスピーカーだけではなく、ウェアラブルデバイスやスマートフォンなど他のIoTとの連携が可�Δ砲覆襪藩女[する。

図2　IoTのセキュリティもスマホで使ってきた�\術を�rり込む　出�Z：Qualcomm

セキュリティに関しても、��動時のセキュアブートをはじめとして、セキュリティをかなり確保した環境を作るとする(図2)。データを暗�ｲ修掘�解読するためのカギにも暗�､鬚�け、スマホで行ってきたセキュアな�}段はすべて�rり込むとしている。

こういった��来のIoTに関してもSnapdragonでデバイスを揃えていく。オンデバイスインテリジェンスを実現するために��要なヘテロジニアスコンピューティング（CPUやGPU、DSP、IS、デジタルモデムなど�Q�|�Q様のプロセッサを集積したSoC）�\術の性�Δ筝�率を�屬欧討い�。

Armはセキュリティに指針
QualcommのSoCに使われるCPUコアはArm Cortex Aシリーズが�Hい。Armは�@��のコアのセキュリティを確保するために、新しいセキュリティの仕組みとなる「PSA（Platform Security Architecture）」を発表した。IoTのように��てのものがクラウドにつながるようになると、サイバー��撃に�瓦垢襯札�ュリティを確保することがマストになる。PSAはArmが提唱したIoT向けのセキュアなプラットフォーム仕様で、クラウド業�cや電子機�_、半導��などの業�cで�Хeされているという。

Armはこれまで、セキュアな�隹�(コンテナ)とセキュアではない�隹阿鯤�けるTrustZoneを10�Q以���iに発表したあと、CryptoIslandや、CryptoCellなどのセキュリティIPを2015�Q以�Tに発表していた。CryptoIslandは、演�Qエンジンや暗�ｵ��Α�暗�ｸ阿覆匹隆浜�と、ICカードレベルのセキュリティを1チップ�屬房存修垢誦`的のIPで、CryptoCellはハードウエアアクセラレータやハードのRoots-of-Trust�U御（暗�ｲ十萢�の�kつ）と、�l富なセキュリティソフトウエアやツールを組み合わせたもの。今後、IoTが1兆個つながるような世�cを見据えると、オプション的にセキュリティIPをリリースしていくことではもはや�官�できなくなるとArmは考えた。

そこで1兆個のIoTをつなげても�官�できるような新しい仕組みとして、PSAを発表した（図3）。ここでは、バリューチェーン����に渡るセキュリティや、最小の�jきさで低コストのデバイスにも広げられること、デバイスのセキュアな接��と管理、に関して基本的に見直した。その�T果、小型になってもIoT接��のセキュリティを確保できる共通フレームワーク、業�cリーダーからの広いエコシステムのサポート、Trusted Firmware-Mと�}ぶオープンソースのリファレンスファームウェア、の��つを基本機�Δ箸垢襦�また、セキュアなシステムを構築するうえでの新しいシリコンIPとして、分�`されるArm CryptoIsland-300とセキュアなデバッグチャンネルを通すArm SDC-600も発表している。

図3　PSAの基本3パーツ

PSAの基本パーツは3つあり、それぞれ分析、構築、実�△�らなる。分析では脅威となるモデルを構築しセキュリティに分析を行う。構築(アーキテクト)では、ハードウエアとファームウエアのアーキテクチャの仕様を定める。実��(インプリメント)では、ファームウエアのソースコードが提供される。さまざまな�W��シーンに�瓦靴洞δ未慮桐�は、デバイスのID(同定)や、信頼のおけるブートシーケンス、セキュアな無線通信によるソフトウエアの��新、3�v間による認証だとしている。

Trusted Firmware-Mの��長は、PSA仕様に��じるArm認証のファームウエアであること、早い採��ができるようなオープンソースなライセンス、無料で入�}可�Δ淵螢侫．譽鵐垢亮��△覆匹任△蝓�当初の�`�YをArmv8-MベースのSoCにしている。組み込み�UのArm Mbed OSは、すべてのCortex-Mデバイスに�瓦靴�PSA実�△鯆鷆，垢襦�

RISC-VはISAを�Y��化することが狙い
ライセンス料無料のCPUコアであるRISC-V(リスクファイブと発音)の現�Xを伝える日本で初めての会議「RISC-V Day 2017 Tokyo」が12月18日に開��された。これまで、CPUコアのライセンス料金は高いという�mをマイコンやSoCの小��模な開発企業から聞かれた。このため、Armとの�眼^策、あるいは無料のOSであるLinuxのCPUコア版という位��づけでRISC-Vを見る向きが�Hかった。

図4　UCバークレイのKrste Asanovic教�b

ところが、RISC-Vアーキテクチャを考案した��UCB（カリフォルニア�j学バークレイ�髻砲�Krste Asanovic教�b(図4)は、考案した�T�Iを、最�ZのSoCがCPUやGPU、DSP、ISPなどさまざまなプロセッサコアを集積するようになり、異なるISA（命令セットアーキテクチャ）を使うようになったためだと説��している。これまでArmアーキテクチャもIntelのX86アーキテクチャもそれぞれ異なり、共通のISAは�T在しなかった。

RISC-Vでは、複雑なSoCには単純で共通に使えるISAで統�kしよう、という発�[が基本にある。まずCPUのISAを�~単にしてGPUやDSPにも使えるように共通化しようとしている。これまでのISAよりもずっと小さく、マイクロアーキテクチャやテクノロジーに依�Tする��長を設けない。しかも拡張できるいくつかの�Y��仕様を���Tする。基本ISAや拡張�Y��は�w定され、�{加やオプションは���Tしない。

Asanovic教�bが掲げるRISC-Vの��長は4つある；
1)UCバークレイが開発した、高����・ライセンスフリー・ロイヤリティフリーのRISC ISA仕様
2)��営�W団��のRISC-V基金によって�Y��化が維�eされる
3)マイコンからスーパーコンピュータまで��てのコンピュータに向く
4)数々の独�Oでオープンソースのコアがある

図5　Andesの64ビットCPUコアの性��

RISC-Vコアを使ったSoCはすでに3社が試作している。中でもSiFive（サイファイブと発音）は2016�Q11月に「FE310」SoCを提供すると共に、命令セットシミュレータ・エミュレータやEclipseベースの開発環境、リファレンスデザインボードなどを提供する。2005�Qに創立された��湾のAndes TechnologyのNX25チップは64ビットアーキテクチャながら、TSMCの28nmプロセスで1GHz周�S数で動作する63kゲートのSoCで、そのチップ�C積は0.049mm2しかない(図5)。ダイナミック電��は13μW/MHzと小さい。1GHzで13mWに相当する。

また、Asanovic教�bがCTOを��めるEsperanto Technologies社は、7nmプロセスを使った高性��64ビットRISCチップを開発中だとしている。Esperantoは、かつてTransmeta社を設立し日本でもなじみ深いDave Ditzel��がCEOを��めている。