図1　GlobalFoundriesのCTOオフィスのTechnology Architecture担当バイスプレジデント、Subramani Kengeri��

GlobalFoundries（GF)はSamsungと共同で14nm FINFETプロセスを同�kPDKでユーザに提供することを表��した。基本的にはSamsungのプロセスを�W��するのではあるが、ライセンスを�喞瓦垢襪發里任呂覆�。両社のコラボレーションは、Samsungにとってのメリットが�jきいことをセミコンポータルは分析したが(参考�@料1)、GFにとっても実は量��できるプロセスとして��迎していたのである。

同社は22日の記�v会見において、同社CTOオフィスのTechnology Architecture担当のバイスプレジデントであるSubramani Kengeri��（図1）は、「14nm FINFET�\術はこれまで�O社開発してきた。しかし、量��に使えるかどうかはわからなかった。ユーザが�j量�攵�を求めてマルチソースのファウンドリを求めてきたら、同じPDKを使えるなら便�Wだろう。�mい、当社は28nmプロセスなどで、IBM Common Platformの元に、IBM、Samsungと共にバルクCMOSのプロセスを開発してきた経緯がある。Samsungとの提携はその�k環として見てよい」と語った。

「しかもSamsungのプロセスとは共通点が�Hい。14nmFINFETで組むには、Samsungがいい。同社の14LPE（Low Power Early）プロセスと14LPP（Low Power Performance）プロセスを�kつのPDKで設��すれば、ユーザは完��なコピーの���]を期待できる。14nmプロセスの開発コストを抑えるためには、ライブラリやIPを含めて同じ設��を�kつのエコシステムとして使うことが��要だ」と��けて述べる。

14nmFINFETプロセスは、TSMCに頼ってきたQualcomm社の�\術責任�vがプロセス�\術を語ったように(参考�@料2、3)、配線設��を微細化しなければ性�Δ呂気曚��屬�らない。そこでGFは、14nm FINFET�\術をLSIに適��した場合の性�Δ半嫡J電��を�h価した(図2)。それによれば、20nmプロセスと比べて14LPEプロセスは性�Δ�20%アップし、消�J電��は35%下がるという。これはARMのCPUを使った5層配線のブロック�v路の��模でエミュレートしたもの。

図2　性�Α�消�J電��とも14nmFINFETはメリット�jきい　ブロック�v路で�h価　出�Z：GlobalFoundries

14nmプロセスでは、トランジスタ構�]が�jきく変わるため配線工��は20nmのままであろう、とQualcommは見ていた。トランジスタと配線と両�気離廛蹈札垢鯑瓜�に開発することは負担が�jきすぎるからだ。ところが、GFは14LPEプロセスで両�気龍\術を使うという。なぜ出来るのかを同��に��問したところ、「GFは20nmプロセスをベースにして配線効率を見直し解��してきた。当社はrouting innovation（新配線�\術）を�擇濬个靴燭燭瓠�配線�覦茲��C積を15%��らすことができる(図3)」と答えている。これにより小型化が図れ、性�Αε杜�も改��できたようだ。

図3　配線に新�\術を導入し15%の小型化を図り、性�Α�消�J電��を改��　出�Z：GlobalFoundries

20nmプロセスノードはやはり、�]期間で終わり28nmから�々圓垢襯瓮螢奪箸肋�なく、14nmFINFET時代が長く��くと見ている。Samsungとのコラボは、このことも見据えた����である。

参考�@料
1. SamsungがGlobalFoundriesと提携する理�y (2014/04/21)
2. Qualcomm社の�\術責任�v、プロセス�\術を�jいに語る(�i��) (2014/02/05)
3. Qualcomm社の�\術責任�v、プロセス�\術を�jいに語る(後��) (2014/02/18)