図1　SiCon社ビジネス開発マネージャーのNaveen Chava��(左)と、オペレーションディレクタのSrikar Vempati��(��)

Q（セミコンポータル��集長）：まず会社を設立した経緯を教えてください。
A (シーコン社ビジネス開発マネージャーのNaveen Chava��)：�Mは�櫂謄�サス・インスツルメンツ（TI）で10�Q間、LSI設��に携わり、その後インドのバンガロールに戻ってからも5�Q間、TIインドで設��経�xを積んできました。オペレーションディレクタのSpikar Vempati��は��AMDでグラフィックチップに携わり、その�iはフリースケールでCPUとグラフィックスプロセッサを融合したFusionプロセッサの開発に����していました。
その後、2010�Q8月にシーコン社を立ち�屬欧泙靴拭�この会社はSiConと書いて「シーコン」と発音します。Silicon Consultingを縮めた言��です。シリコンSiをベースにしたLSI設��を�个栄蕕Δ海箸�ら社�@を��めました。��業する�屬能j��なことの�kつは、マネージャーとしての経�xです。�Mたちは共に、�盜颪糧焼���企業でマネージャーを経�xしていたため、SoCのデザインハウスを経営する場合のマネージメントの蓄積があったといえます。
�Mたち以外にも、エンジニアは�L外からの帰国組やインド国内でも外�@�U企業でLSI設��を�}�Xけていたベテランエンジニアが揃っています。�L外経�x�vの�Hいデザインハウスの「売り」は何と言っても設��が高����であると同時に、インドゆえの低価格です。

Q：もう顧客を�耀uされましたか。
A：当社の顧客には、早くもARMやブロードコム、マーベル、NXP、TI、サイプレス、STエリクソンなどがいます。しかし、日本に関係する企業はルネサス・モバイルのみで、日本の総合電機メーカーや�j�}半導��IDMなどはまだ顧客にいません。�Mたちは日本の半導��メーカーとセットメーカーに使っていただきたいのです。ルネサスとノキアとの合弁会社であるルネサス・モバイルを顧客にできたのはルネサス・モバイル・インドから�p�Rしたためです。日本企業との直接的な�D引を今後、構築していきビジネスを拡�jすることが当社の�`�Yです。

Q：シーコン社はどのような�J囲のLSI設��を扱いますか。
Q：当社がカバーするVLSI設��の�J囲は、RTL（register transfer level）工��から、マスクを出��するGDS II形式の出��まで、とVLSI設��の��工��に渡ります。顧客からはRTLだけでいいとか、検証(verification)まで頼むとか、レイアウトや配線だけに��化してくれとか、あるいはDFM（design for manufacturing）だけ、といったさまざまな要望が来ますが、どの段階でも応えられます。しかも、DFT（design for testing）後に�b理設��にタイミング設��までも考慮した設���}法タイミングクロージャーも含みます。また、デジタル�v路だけではありません。アナログ�v路、例えばAD/DAコンバータや高�]インターフェース�v路、無線のNFC（near field communication）�v路など高�]から低�]、低消�J電��まで�}�Xけています。

図2　SiCon社のデザインエンジニア構成

Q：　他のデザインハウスと比べて�~�W(w┌ng)な点は何ですか。
A：　当社の�咾澆蓮�VLSI設��のさまざまなレベルを扱う場合に、システムアーキテクチャの�菘世�ら設��する、ということです。システム����を鳥瞰し、チップ�屬�CPU、GPU（グラフィックプロセッサユニット）、DSP（デジタルシグナルプロセッサ）を見ながら、設��仕様をアタマに�Wき、バスがボトルネックになっている場合にはバスアーキテクチャまで�}を入れることもあります。先ほども述べましたが、インターフェース�v路の設��にはアナログ設��も��要です。アナログのスキルを�擇�せます。プロセス�\術に�瓦靴討盧農菽爾�28nmからこなれた180nmのチップまで扱っています。
デザインハウスとして言うまでもありませんが、EDAツールの扱いはもちろん�{�^しています。メンターやケイデンス、シノプシス、マグマなどほとんどのツールを使いこなします。
IPレベルでは、ARMプロセッサに加え、DDR2/3、DSPコア、ミクストシグナルや高周�S�v路（RF）などのIPもシリコンに焼き��けてタイミング動作も含めて使えることを実証しています。
チップの信頼性に影�xを及ぼすホットキャリヤ��命や、NBTI（逆バイアス�a度経時変化）などの信頼性�h価も含み、サブスレッショルドノイズやIRドロップのパッケージレベルでの動作解析までも行います。

Q：これまで設��した、あるいは設��中の例を差し�Г┐覆ふJ囲で教えてください。
A：すでに設��を終えテープアウトしたVLSIとしては、28nm/45nm/65nmのモバイルベースバンドチップやアプリケーションプロセッサ、32nm/45nmの高�]x86プロセッサやGPUなどがあります。ここでは、オーディオやビデオ、ディスプレイや画�機▲哀薀侫�ックス、カメラという�v路ブロックや、USB3.0やHDMIなどの高�]インターフェース、MIPI（Mobile Industry Processor Interface）トランシーバなどのミクストシグナル�v路の�駘�設��も扱うLSIです。低消�J電��のために電源電圧をアダプティブに動かすAVS��(sh┫)式や、ダイナミックに電圧や周�S数を変えるDVFS��(sh┫)式も導入してLSIを設��しています。
CPUコアの�霾�では、ARM9/11といったなじみ深いCPUだけではなく 比較的新しいCortex-A9ベースのIPコアをシリコンに載せるための設��も�}�Xけています。ネットワーク機�_����では、ギガビット/秒のスイッチ、ルーターやプロセッサなども設��しています。
こういったプロセスはTSMCやグローバルファウンドリーズなどのファウンドリメーカーに���]依頼しています。

Q：シーコン社のスキルを?q┗)���するとVLSIはどのくらいの期間で設��できますか。
A：顧客の要求、仕様、RTL、ネットリストのレベルなどによって違いますが、ざくっと言ってそれぞれ3ヵ月くらいかかります。また、プロセス�\術によっても異なります。90nm、65nmを1とすると、40nmはプラス1カ月、32nmはプラス2ヵ月、28nmはプラス3ヵ月、22nmだとプラス6ヵ月余��にかかると見積もっています。さらに顧客の要求しだいですが、性��/バンド幅の向�屬筺⊂嫡J電��の削��、チップ�C積の15%削��、リーク電流削��などの要求も加われば2〜6ヵ月余��にかかると見ています。
トータルのVLSIを�jざっぱに見積もると、アナログやSRAM�霾�も含む5000万ゲートのSoCだと、要求から�攵癉ち�屬欧泙�2�Qくらいかかります。また、同じSoCでもネットリストが確定してからGDS IIまでだと6ヵ月、RTLからGDS IIまでなら1�Qくらいと見積もっています。

Q：開発しているLSIからは、応��として携帯機�_が�Hいのでしょうか。
A：今�}�Xけているアプリケーションとしては、タブレットやスマートフォン、あるいはそれらを�W(w┌ng)��した新しいPOS端��、2〜3インチのプリンタなどがあります。電子投票機を設��したこともあります。組み込みシステムになると、例えばトラステッドコンピュータボードにはデータセキュリティも組み込むことになりますが、チップ設��だけではなく、PCBボードレベルやソフトウエア(ファームウエア)までも組み込みます。

Q：今�v、日本に来て、日本�x場をどのように見えますか。
A：日本のメーカーを�vって、当社の�\術レベルが高いことや、当社のコミットメントと専門�\術を日本のメーカーに理解していただきました。�Mたちは日本の顧客をよく理解できましたし、�Mたちも好感を�eたれていると感じました。
日本�x場は��高によって輸出�噞が痛めつけられているように思えます。しかし、�x場が�v復すれば、日本のメーカーは当社の�嗄�な顧客にきっとなると信じています。