図1　ミニマルファブの����は�S同じ�jきさ　出�Z：ミニマルファブプロジェクト

ミニマルファブプロジェクトは、少量�H���|の半導��ICを作ることを�`的として�擇泙譴拭Ｄ招�0.5インチ(1.27cm)のSiウェーハ当たり1個のチップを�攵�するという、��カスタマイズされた半導���攵�システムだ。このコンセプトを実現しようとして�擇泙譴秦避Eが「ミニマルファブプロジェクト」である。

このシンポジウムでは2�Pの基調講演の後、ミニマルファブのコンセプトを同プロジェクト代表の原史�r��、その進捗�X況をミニマルファブ�\術研�|組合プロセス開発チームサブリーダーのクンプアン・ソマワン��がそれぞれ発表した。ミニマルファブでは、局所クリーンというコンセプトの����を使う。この����は、どのプロセスでも��く同じ外形�∨，���定している(図1)。�Q����にはロードロック��(sh┫)式の予�⊆�PLAD（Particle Lock Air-tight Dock）があり、そこと本チャンバをゲートバルブで遮��している。予�⊆爾�らチャンバへウェーハを送る時だけゲートバルブを開く。

ソマワン��は、開発してきたリソグラフィプロセスについて発表した。この中で、レジストの塗布不均�kを解消するため、ウェーハのエッジに丸みを��け、ウェーハ周囲でレジストが厚くなることを防いだと述べた(図2)。ただ、半導��業�cではウェーハのベベリング作業は新しい�Bではない。また、リソ����ではLED光源を��い、光学�UにMEMSプロセスで���]するDMD（Digital Mirror Device）を��いた(図3)。これによって小型化が図れる。現�Xは、1μm/1μm��度の線幅/線間隔を�Wく��度である。UV LED光源と光学�Uでは365nmの��外線光源を�[定すると0.55μm��度が限�cだとソマワン��はいう。微細化しなくてもすむような����を狙う。

図2　レジスト不均�k性を解消　出�Z：ミニマルファブプロジェクト

図3　ミニマルファブのリソ����　出�Z：ミニマルファブプロジェクト

最初の試作で、MEMSのカンチレバーを���]したという。Ti/PtメタルにPZTの圧電素子を形成した薄膜を�eつMEMSである。Siウェーハから始まり200工��を経てデバイスを試作した。MEMSのパターンは、マスクレスプロセスを使い、DMDでスキャニングしながら�Wく。ただし、スパッタやCVD、エッチングなどの����はまだ完成していないため、�J�Tの4インチ�官�����も使う、ハイブリッドプロセスで作��した。

今�vのセミナー会場では、講演だけではなく����開発のパートナー企業の�t��もあった。����そのものは、震度7の地震にも耐えるように�w定され、設��場所のフックとの位����め�@度は±0.3mmと高い。����の形�Xは��く同じに統�kしているだけではなく、�����i�CのLCDディスプレイパネルのGUI（グラフィカルユーザーインタフェース）も共通にしている。このプロジェクトには、GUI開発のソフトウエアメーカーや組み込みソフトメーカーなども参加している。

基調講演でMEMSの応��について�Bした東���j学マイクロシステム融合研�|開発センター長の江刺��喜教�bは、「ミニマルファブは�kつの�_要な��(sh┫)向であるが、フレキシビリティを�eたせることが�j��で、例えばいろいろなものにも�官�できる搬送�Uが望ましい」とQ&Aでコメントを述べた。もう�k人の基調講演�vであるロームの常���D締役の高須秀����は「MEMS�\術で作るマイクロ流路（TAS）や医��機�_はできるだけ小型化したいという要求があり、これにはミニマルファブが向いている」と述べた。

ミニマルファブは、1チップのプロセスステップを200工��とすると、1工��1分の処理時間を�[定し、チップ作��まで200分かかると原��は見積もっている。だからと言って量��に向かない�lではないと原��は言う。最初のウェーハを投入したら1分後に2番�`のウェーハを投入、これを��ければ、200分で1個だが400分で200個のチップができると主張する。ただし、1分で出来る工��を�[定する�k��(sh┫)で、RTA（ラピッドサーマルアニール）ではなく、��来の石英ボート��(sh┫)式の�B�^加�X��(sh┫)式を進めており、1分という時間は達成が�Mしそうだと業�cではみている。工��間のつなぎも含めた時間としても1分という時間を今後検討する余地はあるが、同��のパイプライン的なプロセスでは月�捓1000個は���Q�屬い韻襪�もしれない。