こう語るのは、経済�噞省のニッポン半導��の復��プロジェクトを推進する�\術研�|組合RaaS理��長の��田忠広��(hu━)である。��田��(hu━)は、よく��(m┬ng)られているように、かつて東��半導��にあって著�@なエンジニアであり、現在も東�B�j(lu┛)学�j(lu┛)学院の教�bの任にもあり、同学のシステムデザイン研�|センターの最高責任�vの地位にもある��(sh┫)である。

��田��(hu━)によれば、世�c的なSDGs革命が進む中にあって、エネルギー�e(cu┛)機の原因はいつにかかってAIにあるという。AIの演�Q量は10�Qで4桁も�\�j(lu┛)しているのに、プロセッサの電��効率は10�Qで1桁しか改��していないと��(j┤)唆する。こうなれば、何としてもAIに代表されるすべてのIT機�_(d│)において、圧倒的なエネルギー消�J低��(f┫)の��(sh┫)法�bを考えなければならない。

「テクノロジーによる解��としては、3D集積のチョークポイントを押さえるべきだ。微細化は�L(zh┌ng)外が��(d┛ng)いが、日本は3D集積については��(d┛ng)みを�eっている。これまではひとえに、半導��工��は�i工��に�j(lu┛)型投�@をやってきた。しかし今後は、後工��の投�@を拡�j(lu┛)することにより、エネルギーを����(f┫)させることができるのだ」（��田��(hu━)）。

後工��の中でもパッケージ組立に滅法��(d┛ng)いのが日本なのである。データ�‘阿垢襯┘優襯�ーは3D集積により桁違いに低��(f┫)できるわけであり、パッケージ�\術の集積のある日本勢の出番なのだともいう。

もうひとつのエネルギー効率を高める��(sh┫)法�bは、専��チップを開発することにあるとも指�~する。つまりは、エネルギー効率が桁違いに高い専��チップ（3D-ASIC）の時代がやってくる。これまでは、プログラム内�鼎離離ぅ泪鷏織船奪廚�圧倒的に�Hかったが、今後はハードワイヤード�b理のチップの開発を加�]することで、�Hくのことが解��される。ハードワイヤード�b理チップの代表格はFPGAである。今後は、並�`的に実行する専��ICを作ることで、電��効率は100倍改��されることになるのだ。

「専��チップの開発コストは7nm量��の場合、100人で1�Q間かけて50億��にもなる。しかしながら、プログラムを書くようにチップを設��し、プログラムをコンパイルするようにチップを試作すれば、ソフトと同様にチップもアップデートでき、開発・改良のサイクルをすばやくアジャイルできる」（��田��(hu━)）。

こうした�菘世�ら、��田��(hu━)はアジャイル-X（革新的半導���\術の�c主化拠点）の拠点長として、さらなる仕��に携わることになった。これを�мqするのは文�隹奮愍覆任△襦�すなわち、��田��(hu━)は経済�噞省と文�隹奮愍覆糧焼���セクターをクロスオーバーするというとんでもない�_要任��を担う人�颪砲覆辰討靴泙辰燭里任△襦�

チップの�c主化という言��は、どうも耳慣れない。しかし�L(zh┌ng)外においては、チップの�c主化運動はここに来て巻き��こっているのだ。�\術革新を加�]させるのは集団�Nであり、��定のインテリジェンスを�eつ人だけでなく、普通の人が普通にできるチップの�c主化が今こそ求められている。

問��は、国内から専��チップを作れるエンジニアがどんどん��(f┫)っていることだ。�k番�j(lu┛)切なことは、アジャイル設��プラットフォームをこなせる人材の育成にある。設��投�@の巨�j(lu┛)化で�Mつのではなく、アジャイル設��のエンジニア育成で�Mつというのが、��田��(hu━)の言うニッポン半導��復��のキーワードになっていくとはこれまであまり�Hくの人たちが考えなかったことなのである。