しかし今は、もはや半導��トランジスタが高�]コンピュータの��め�}になるとは誰も思っていない。半導��トランジスタは�科��]い（「スーパーコンピュータは�x販のMPUで実現する時代」参照）。しかし、通信バス（シリアル/パラレル変換とその逆）やコンピュータの複雑な�}��き（命令セットやプロセジャー、プロトコルなど）などがボトルネックになっており、これらのボトルネットをいかに解消するかという��(sh┫)向で�\術は進んできた。最�Zは消�J電���\�j(lu┛)の問��がさらに出てきた。

ナノスケール��模でのトランジスタの研�|では、カーボンナノチューブ（CNT）や量子ワイヤーなど1次元に電子を閉じ込めて高�]化を図るという��(sh┫)法や、CMOSの微細化の限�cを突破するためにCMOS構�]を3次元のFINFETなど立��構�]にするなど、シリコンのCMOSプロセスから見ると極めてトリッキーな研�|がなされている。

CMOSトランジスタの問��は、ゲート絶縁膜の厚さ限�cによりハフニウム�┣祝譴覆�High-k材料への��き換えなどによる��命策で�棺茲靴討い襪�、これもいずれは行き詰る。CMOSそのものを見直すという��(sh┫)向はいまだに見られない。IBMワトソン研�|所の発表でさえCMOSの域を出ていない。このブログの中で、「なぜトランジスタの発��が�_要なのか」を考察して来て、リソグラフィで50nmのベース幅を実現できる今だからこそ、試してみる価値のあるラテラルnpn/pnpバイポーラトランジスタを提案した。

2月に英国ケンブリッジのベンチャー企業を�D材したとき、パワートランジスタをラテラルIGBTにして耐圧・電流容量を�科�にとるという����を紹介した。英国ではラテラルバイポーラを使う����がすでに出始めている。CMOSの限�c＝量子トランジスタやナノワイヤー、ではなく、なぜもっと平凡だがCMOSの問��を突破できる�~単なトランジスタを研�|しないのか。ナノスケールを平�Cで実現できる時代になったからこそ、バイポーラトランジスタのベース幅を平�Cでコントロールできるはずだ。

ナノテクノロジー＝トリッキーなトランジスタ、では����として使えるかどうか、10�Q経っても研�|だけで終わる可��性が高い。集積�v路で使えるトランジスタの条�Pは、容量性負荷を�~動できる(すなわち�~動電流が�j(lu┛)きい)、オフ電流が�科�に小さい、微細化しやすい、シリコンプロセスを流��できる、などである。さらに今後の新BMW時代を考えると、RF向けのインダクタやキャパシタを集積しやすい、ミクストシグナル�v路を集積しやすい、という条�Pも加わる。こういった条�Pを研�|の�|りとして設けていると、少なくとも5�Q以内には使われる��須な�\術の�t��を求められることになる。

ラテラル相��型バイポーラトランジスタは、その条�Pに合った�t��の�kつである。これにこだわる��要はないが、今の時代（リソグラフィレベルで50nmの�∨，鮗存修任�る）にふさわしい�~単なトランジスタ構�]を発��し、そのプロセスを開発することこそが�~望なトランジスタ、デバイスへの�O(p┴ng)を開くことになるといえよう。