このため、スマートグリッドについてもIBMとして何か係わっているのに違いないと思い、�D食時に、スマートグリッド��画でIBMは何をしようとしているのか、とたずねた。スマートグリッドはITネットワークと電��ネットワークを使う電��の�~効�W��を�`指すものであり、半導���噞にとっては極めて�jきなビジネスチャンスになる、と述べた。4月19日のブログで�Mが述べたことと、極めて�Zい発言だった。

「それより最�Z、日本の半導���噞がだんだん小さくなっていくのが気になる」、と日本の半導���噞があまりにもファブライト、���]プロセスを軽��してきているように見えることを同��は心配している。「ファブライトと言いながら先端プロセスをやめることを富士通やソニーが��確に表��しているし、半導���噞をどんどん小さくしていくのではないか」、と懸念する。�Mも��く同感だと言うと、「どうしたら日本の半導��は復��できると思う？」と逆に��問してきた。

最�Z出版した書籍「半導��、この成長�噞を�}放すな」の内容と同じことを聞いてきた。�Mはこの本の中では����的なことは書かなかったが、いつまでも�貭湘�合半導��メーカーという1970�Q代のビジネスモデルにしがみついている日本の半導��メーカーは成長するどころか成長が�Vまっているため、ズバリ「メモリーメーカーは別としてシステムLSIメーカーはファブレスとファウンドリに早く分けるべきだ」と�T見を述べた。��くその通りだと彼は言った。あとから同じテーブルに加わったPeregrine SemiconductorのCMO　Rodd Novak��もうなずいた。

���]�\術に関しては、日本には優秀なプロセスエンジニアはたくさんいるものの、経営層の�T思��定が��く、設��投�@のかかる���]プロセスを捨てるかもしれないような動きに見えたのである。�Mは「優秀なプロセスエンジニアのモチベーションを下げることは実にもったいない。ファウンドリを作り、彼らが高い志で働けるような環境を作ればもっと高い�\術を�擇�したビジネスは成り立つと思う」といえば、「�Mも優秀なエンジニアは何人も�瑤辰討い襦�残念だ」と同��は答えた。

�盜颪砲蓮▲侫．Ε鵐疋蠅�いくつあるか、と�Mが聞くと「最先端はグローバルファウンドリーズだけだ」とプロセスへの関心が少なくなりつつあることを懸念する。彼は、�盜颪力��B関係�vや、シンガポールの���B関係�vと�Bをすることが�Hいそうだが、「日本の���Bと�Bをするとエンジニアのなり�}がいないからだ」、と答えるそうだ。ニューヨークに戻った後、来週すぐにシンガポール���Bとミーティングがあるという。理�Uが��っているのは�盜颪任眛韻犬任靴腓Α△叛擇衒屬垢函◆屬修Δ澄�みんな金融関係に行きたがる」と嘆く。

「しかし、�k��(sh┫)ではエルピーダメモリのように成長しているメーカーもある」(同��)。これに�瓦靴屯Mは「エルピーダは�Z本社長が�嗄�なリーダーシップを発ｧして会社を引っ張っていくから�咾ぁ�それ以外の�j�}半導��経営�vはみんなサラリーマン化してしまっていることが弱さの原因だろう」、と言った。

横からGlobalPressの主���vが口をはさみ、「リニアテクノロジーやマキシムはもっと緩いリソグラフィ�\術で�W益を�nいでいる」とする。この後しばらく�M�}な議�bを交した。「ほとんど��価償却終わっているような����で作っている」。「アナログはデジタルよりもデザインルールが緩いから�W益が出る」。「�W益を出せるように開発しているのだ」。

初めて出した単行本「半導��、この成長�噞を�}放すな」で述べたように、ファウンドリ企業は、�攵�の��模を�{求できる。���]�\術を�擇�そうとするのなら、ファウンドリで��模を�{求し、ファブレス�笋聾�いICチップを作ることに専念する。これが世�c企業の�Mちパターンとなっている。水平分業の良さは「餅は餅屋」ということだ。������命が�]く、開発期間の�]縮を要求される�k��(sh┫)で、設��・プロセスとも複雑になってきた時代にはもはや�貭湘�合は通��しない。����の��命、開発期間が長い時代は�貭湘�合でもよかった。�kつの会社が両��(sh┫)を�pけ�eっていては、����が出てくるまでにどのくらい時間がかかるか�Rりしれない。水平分業は欲しい����は�O社開発ではなく外�陲�ら�P入し、�O分は�u�Tな�霾�に集中する。両�vの����を合わせればどこよりも�咾�����をいち早く開発できる。

実際、今�vのe-Summitの中でも、「40nmから28nmへと�々圓垢襪海箸論濕�、DFMの�菘世�らも困�Mを極める。OPCだけではなく、さまざまなプロセスばらつきを考慮して�W定したパターンを�Wくことがこれまで以�屬忘へMになる」、とメンターグラフィックスの配��配線�靆腑肇奪廚�Pravin Madhani��は別の�D材の席で述べている。40nmプロセスでも�j変だったが、20nm��となると、プロセスばらつきを考慮した設��は至�Mの業となる。

Meyerson��は、「実際、10nm��のFINFET構�]でSOIにしたCMOSを作れる所は今ほとんどいない」という。「20nm��でSRAMを試作したが、もはやそのレベルではない。10nm��は試作すら�j変な時代になってきた」と同��は言う。今日、日本からカリフォルニア�Ε汽鵐織�ルーズへやってきたMeyerson��は時差がつらいからもう寝ますと言って先に引き�屬欧燭�、優秀な英�瑤鮟犬瓩�10nm��の開発を進める��要があることを言いたかったのかもしれない。