ザイリンクス、3D-IC、SoC、FPGA緘恕で28nmから20nmへ敗乖
ザイリンクスが28nmプロセスの媽1坤洛FPGAから、20nmプロセスを網(wǎng)脫する媽2坤洛FPGAを姥端弄に渴めている。媽2煌染袋(4~6奉)には玲くもテ〖プアウトする紛茶だ。TSMCをファウンドリとして瀾隴を巴完し、その肋紛ツ〖ルを3奉面には脫罷する。
哭1 28nmから幌まった3鹼梧のICは20nmでは媽2坤洛に掐る 叫諾¨Xilinx
ザイリンクスは45nm/40nm箕洛あたりからTSMCとサムスンをファウンドリとして蝗っていたが、28nmからはTSMCに礁面している。28nmではTSMCのHPLプロセスを蝗っていたため、欄緩に毀俱をきたさなかった。しかし28nmのLPプロセスの欄緩が惟ち懼がらなくて、クアルコムやnVidiaなどのアプリケ〖ションプロセッサを蛔うように叫操できなかったという鵝い沸賦があった。20nmへは28nmHPLが喇根を箭めたためにそのままスム〖ズに敗乖できると斧ている。
また、ザイリンクスは28nmから幌まった糠しいFPGAの妨輪を3鹼梧積つ(哭1)。辦つは、3D-IC∈シリコンインタ〖ポ〖ザを拆して2.5Dとも鈣ぶ∷だ。企つ謄は、ARMのデュアルコアとAMBAバスを蝗い、FPGA攙烯でカスタマイズするSoCである。話つ謄はトランシ〖バ脫などの驕丸のFPGA。これらは鏈て28nmを媽1坤洛として20nmの媽2坤洛へと敗乖する。
3D-ICは、メモリを事誤瓢侯させて光廬のバッファリングを乖う光拉墻はサ〖バ〖や100G/400Gbpsの創(chuàng)俐答孟渡スイッチなど、SoCはビジョンシステムや茶嚨豺老システムなどハ〖ドウエアとソフトウエアのプログラミングを乖う脫龐を晾う。またFPGAは、LTEなどのワイヤレス奶慨答孟渡に羹くと斧ている∈哭2∷。
哭2 20nmチップの肩な脫龐 叫諾¨Xilinx
3D-ICは、附哼奧年して叫操しているという。士燙懼だがチップ粗をシリコンのインタ〖ポ〖ザを奶してつなぐため、覓變が井さく、1坤洛黎の絡(luò)推翁が評られるとする。これまでは票じチップを事誤に儡魯することが驢かったが、これからは般う鹼梧のヘテロチップをシリコンインタ〖ポ〖ザ懼に妨喇していく。答孟渡のネットワ〖クのスピ〖ドを驕丸の10Gbpsから40Gbpsへと渴步し、海は100Gbpsシステムを倡券面だという。
海のところ、窗鏈な3肌傅ICという條ではないが、コストと拉墻の爬では企つのチップを腳ねずにシリコンインタ〖ポ〖ザの懼に礁姥する數(shù)が銅網(wǎng)である。コスト燙やテストのしやすさなどの爬で、碰尸この2.5肌傅のLSIを渴步させていく。
SoCでは寥み哈みシステム晾いのZynqシリ〖ズ瀾墑がある。これはグル〖ロジックとCPUやメモリ、FPGAなどを1チップに礁姥しておき、ハ〖ドウエアのプログラムをFPGAで乖う。ただし、掐叫蝸の升がボトルネックになる材墻拉があり、この嬸尸はFPGAが么碰する。CPU簇犯をソフトウエア、FPGAをハ〖ドウエアでそれぞれプログラミングできるため、フレキシブルなチップに羹く。
答孟渡劉彌に蝗われる光廬のインタ〖フェ〖スはもはやASSPなどハ〖ドウエアだけでは悸附できないと斧る。プロセスの腮嘿步渴鷗が廬くなると鼎に肋紛に箕粗がかかり冊ぎるからだ。しかもLTEは稱柜稱孟拌で慌屯が佰なり、プログラムで慌屯を恃える數(shù)が廬い。またLTEは肌のLTE-Aへ敗乖する眷圭でもプログラムでアップグレ〖ドする數(shù)が廬くて詞帽だ。
