リニアテクノロジー、バッテリ管理ICの�@度を�屬�、低コストEVを�`指す
今や、シリコン半導���駘�で��まる定数まで狂わないように設��する時代に入った。電気�O動�Z（EV）��のバッテリマネジメントICの�@度を極限まで�{求し、�R定電圧誤差±0.04%以内という次世代のバッテリマネジメントIC「LTC6804」をリニアテクノロジーが開発した。システムと�v路、半導���駘�を理解していなければ設��できない新����である。
図1 LTC6804は充放電電圧を3倍の確度で�R定 出�Z：Linear Technology
これまでリニアが開発した最初の6802、��2世代の6803に��く、��3世代のバッテリマネジメントICは、�R定電圧確度が極めて高いが、このことで、EVのコストを削��できるのである。なぜか。リチウムイオン電池セルの放電��性は図2のように、初期電圧が少し落ちた後、ほとんどフラットな��性を保�eし、��期に電圧が���]に落ちる、という曲線を�eつ。このフラットな�霾�を��確に�R定することが�Mしいため、�W定して電池セルを使える期間を、�科�なマージンをとって初期の20%時間と��期に�Zい80%の時間の間と定めている。
図2 リチウムイオンセルの放電��性 出�Z：Linear Technology
ただし、20%時間と80%時間の検出誤差が�jきければ、この誤差をガードバンドとしてさらに�科�広くとる��要が出てくる。例えば5%分のマージンをとり、それぞれほぼフラットな��性の25%時間、75%時間とすると、実際に使える電池セル1個の時間は50%しか残らない。この分だけEVの�踉��{�`が�]くなる。�kつのバッテリシステムに数100個のリチウムイオン電池セルを使うが、このうち60%時間分使えるところが50%時間分に低下すると、�踉��{�`を�Pばすため、この差10%に相当する本数の電池セルを余分に���△垢���要がある。すなわちバッテリコストがこの分、余��にかかることになる。
EVのコストはバッテリシステムが半分�Zくを��めると言われている。電池セルの数が少なければ少ないほど低コストでEVを���]できる��「誤差が少なければフラットな動作期間を少しでも長くとれるため、電池セルを余分に�\やす��要がなくなる。すなわちバッテリコストを��来よりも下げることができる」と同社シグナルコンディショニング����のマーケティングマネジャーのBrian Black��は言う。
図3 セルを6個ずつに分担するアーキテクチャ 出�Z：Linear Technology
このLTC6804は、最�j�R定誤差が±0.04%と、��来の1/3以下に小さくなり、�R定時間は290μsと��来の1/10に�]縮されたという。最�j12個の電池セルまで�R定する。分解��16ビットのADコンバータを2個内�鼎�、2個のマルチプレクサ（MUX）で電池6個ずつ分を分担する(図3)。デジタルデータに変換した後、それをマイコンなどへ送る。その際、isoSPIインターフェースを経て、データをツイステッドペアのケーブルで送る。最�j1Mbpsまでのシリアルデータレートを�eち、最�j100m�`れていても通信が可�Δ世箸いΑ�
高�@度のカギはバルクのツェナー
では、どのようにしてこれほど誤差を小さくできたのか。�R定�v路であるオペアンプの入���@度を�屬欧襪燭�、基��電圧と比較する�擬阿�使われている。これまでは、この基��電圧源(リファレンス)としてはシリコンのpn接合の順�妓�電圧を使っていた。この0.6~0.7Vの電圧は、シリコンの�駘�的��性であるエネルギーバンドギャップのpn接合の差であるため、�駘�定数として変わらないはずだった。
ところが�Z�Q、歪シリコンデバイスで��徴されるように、シリコンに歪みを与えるとエネルギーバンドギャップの構�]が変化することが�瑤蕕譴襪茲Δ砲覆辰�。歪みシリコンデバイスは、歪みを積極的に�W��して�‘暗戮��屬欧襯肇薀鵐献好燭任△襦Ｎ磴┐�、�a度変化によってシリコンと密��しているリードフレームやマウント材などの機械的な応��が発�擇轡轡螢灰鵑呂錣困�に歪む。チップのパッケージングやプリント基��でのリフロー処理、�a度サイクル試�xなど、さまざまな機械的な応��が、チップ���]が終了した後も加わってくる。つまりバンドギャップレファレンスでは、後工��の�X処理プロセスが加わるたびにキャリブレーションする��要がある���@度に�駘�的な限�cがある。
図4 �mめ込みツェナー�擬阿濃@度を�屬欧襦―儘Z：Linear Technology
そこでリニアは、pn接合のアバランシェ�T伏電圧、すなわちツェナー電圧を�W��することにした。しかもシリコンのMOS表�Cで�T伏させずバルクで�T伏するようにpn接合構�]の�T伏点を工夫した。同社はこれを�mめ込みツェナー（Buried Zener）�擬阿扉}んでいる。�T伏電圧は歪みによって直接影�xを�pけない。このため、電圧�@度が高いという�lだ。�a度�峺�によるドリフトに�瓦靴討�3ppm/℃と極めて小さい（図4）。260℃のリフロー半田つけをした後でさえも100ppm以内の変動だという。
ただ、ツェナー電圧は不純�馭仕戮飽踊Tする。これに�瓦靴�Brian Black��は、「���]バラつきを厳しくコントロールしているため問��はない。初期的にキャリブレーションしていれば、不純�馭仕戮聾綛���での�a度変化による機械的応��の影�xがないため、経時変化もない」と�O信を見せる。
図5 無�Gの少ないアクティブバランス�擬阿眞��T 出�Z：Linear Technology
これほどの高�@度が可�Δ砲覆襪函Å�来のパッシブセルバランス�擬阿�らもっと効率の良いアクティブセルバランス�擬阿盪箸┐襪茲Δ砲覆襪箸い�(図5)。パッシブ�擬阿亘�充電に到達したセルでは、充電の�Bりないセルと同じレベルまで電荷を捨てることで、同時に満充電できるようにしてきた。電荷を捨てることはもちろんもったいないが、満充電になったセルをさらに充電すると発��する�e険性が高まるためできない。アクティブ�擬阿蓮∨�充電になったセルからまだ�Bりないセルへ電荷を分配する�擬阿任△襦��@度よく電圧を分配する��要があるため、��来�擬阿任��官�が�Mしかった。アクティブ�擬阿任鰐犠Gはないが、�U御するための余分な外���v路����が��要になる。�U御するためのICとして、「LTC3300」を�Zいうちに発表するという。これは6804とSPIインターフェースで通信しながら�U御する。
今後、�O動�Zメーカーの要望によって、�踉��{�`も含め、パッシブ�擬阿�アクティブ�擬阿�の���I肢を顧客に提供する。これによりカスタマイズを可�Δ砲垢襪箸靴討い�。
