2009�Qの5月に設立され、これまで�f国のメモリーメーカーを中心に構成されてきたSPMTだが、今�v携帯電�Bなどの携帯機�_向けのプロセッサで圧倒的に�咾�ARMが加わったことで、シリアルポート仕様のDRAMの現実性が高まったと言ってよい。これまでの参加企業は、サムスン電子、ハイニックスセミコンダクター、LG電子、�櫂轡螢灰鵐ぅ瓠璽犬�4社。エルピーダはまだ加わっていない。

これまでのDRAMはコンピュータを主な����として仕様が��められてきたが、シリアルポートは、携帯やスマートフォン向けにピン数を��らし、消�J電��を��らし、コストダウンするための�_要な��格である。携帯応��は数量の見込める�x場だけにこういった�Y��仕様は、�\術そのもの以�屬剖砲瓩督_要で、ビジネスを�Pばせるかどうかのミッションクリティカルな��格といえそうだ。仮にエルピーダ以外のメーカーが参加するなら�jきなビジネスチャンスにもなる。

携帯機�_のみならず、エレクトロニクス����の�jきなトレンドとしてパラレルインターフェースからシリアルインターフェースへの�々圓�ある。携帯電�B、スマートフォンにおいてもシリアルインターフェースへの�々圓�メモリーにも求められてきたというわけだ。この仕様によれば、メモリー�笋肇廛蹈札奪��笋箸里笋蠧Dりには1組のシリアルポートをつなぐ。1組のシリアルポートは送信チャンネルと�p信チャンネルの2本のシリアルチャンネルからなる。

SPMTではポートの数を、1本、2本、4本、8本、16本と定�Iし、アプリケーションに応じてポート数を変えられるようにしている。ポート数が少ないほどピン数は少なくなり、消�J電��も少なくなる。逆にポート数を�\やすにつれ、バンド幅を広げることができ、レイテンシーを��らすことができる。

�k��(sh┫)メモリー�筺蔑磴┐�SPDRAM）は、いくつかのバンクに分けておき、そのバンクをフレキシブルに変えられるようにする。1個のバンクのプロトコルとして、1�`（カラム）が128ビットをアドレッシングでき、256カラムまであることから、1行（ロー）の�jきさは最�j32Kビットとなる。ローは15ビットでアドレッシングするため32K行ある。この�T果、1バンクあたりのメモリー容量は最�j32K×32K＝1Gビットとなる。バンクは4ビットでアドレッシングするため最�j16バンクをアドレスでき、最�jのメモリー容量は16Gビットとなる。

図は4ポート、8バンクのメモリー構成の例だが、�Qバンクは独立に動けるため、�kつのバンクからの読みだしと別のバンクへの書き込みは同時にできる。DRAMメーカーにとってはバンク数もポート数もフレキシブルに変えられるため、�Y��化によって���]設��コストを削��できる。SoCメーカーにとってもユーザーの要求によってフレキシブルにポート数を変えられる。