ダイナミックに命令を変えられるSpiral Gatewayのアーキテクチャ
エジンバラ�j(lu┛)学をスピンオフして設立したSpiral Gatewayは、携帯電�B機に搭載されているカメラの性�Δ��屬欧襪燭瓩凌���(gu┤)処理を�}�Xけるリコンフィギュラブルなプロセッサを開発した。C言語でプログラムでき、しかも画�欺萢�するのに�科�な150Gopsという性�Δ魴eっている。

これまで携帯カメラの信��(gu┤)処理�v路はASICでなければリアルタイムに処理できなかった。しかし、データパスを変えることはできない�屬法▲▲襯乾螢坤爐鬲�めるまでに時間がかかる、新しい機�Δ鮗{加できない、などの問��があった。これをDSPで実行してアルゴリズムを��(g┛u)新するという�}はあるが、リアルタイム処理できず、またフレームバッファメモリも��要になる。

この新しいプロセッサRICA（Reconfigurable Instruction Cell Array）は命令セットを�O�y(t┓ng)に変えられる画�欺萢�プロセッサISP（image signal processor）である。RICAの中央には命令セットのセルが格子�X(ju└)に並べられ、それぞれを配線で�Tべるようになっている。命令セットがハードウエアとして直接つながり実行する。コンパイラはCコードをマッピングして、実行したい命令セットのセルを接��する「ネットリスト」を�Wくというわけだ。ネットリスト情報をアプリケーションごとに次々と蓄積しておき、プログラムの流れに��ってリアルタイムにコードを実行する。1個のセルには1個の命令を入れておく。ネットリスト情報をまとめてフラッシュメモリーなどプログラムメモリーに蓄えておけばいい。

こういった「ソフトワイヤード」のようなプロセッサが出来�屬�る。まるでASICのネットリストがオンデマンドで接��されていくので、リアルタイムに構成を変えられるという�lだ。ハードウエアへのマッピングは、次のようにする。すなわち、Cコードをアセンブリコードにコンパイルし、命令の順�M(j━n)をストアしているプログラムメモリーから�Dり出す。これだけだ（図4）。

図4　RICAの基本構成とマッピング法

リアルタイムでネットリストを変え、データを高�]処理するために、命令の流れをパイプラインとしてそれを3つに分け、グループごとに並�`処理するというアーキテクチャを、例えばHDビデオを�[定して使っている。つまり200万画素/フレームの画�気�1秒間に30フレーム処理するとして、60M画素/秒の性�Δ鵄[定している。���Q�ξ�としては150Gopsあるという。

デジカメに��要な機�Δ鬚垢戮董¬仁瓮札奪箸函▲廛蹈哀薀爛瓮皀蝓爾迄Qめておけばリアルタイムで機�Δ鮗　垢畔僂┐蕕譴襦�HDビデオをとらえたり、ビューファインダーをのぞくモードをつけることもできる。プログラムメモリーをフラッシュにしておけばデジカメ機�Α淵愁侫肇Ε┘◆砲離▲奪廛哀譟璽匹呂瓦��~単なうえ、同じシリコン�屬吠未�����を載せることもできる。

RICAプロセッサには最�j(lu┛)600命令を同時に処理する��並�`プロセッサを積んでいるようなものだ、と同社CEOのGraham Townsend��(hu━)は電�Bインタビューにおいてこのように述べた。このソフトウエアISPはカメラフォンの機�Δ��O�y(t┓ng)に変えていろいろなモードが使えるようにできる。例えばビデオでのストリーミングモードを違うアルゴリズムで載せたり、あるいはフレームレートを変えたりすることができる。外��けのメモリーは512MビットのDDRあるいはDDR2があれば�科�なのでコストは�Wくて済む。もちろん、さまざまな機�Δ魍板イ靴董▲瓮皀蝓璽ぅ鵐拭璽侫А璽垢���けたり、ビデオコーデックを搭載したり、通信インターフェースを��けたり、することもできる。

ワイヤレス応��を狙った��低消�J電��のプロセッサ

半導���\術からワイヤレス通信、センサー、�U(ku┛)御�\術を設��するファブレスのCambridge Consultants社は��低消�J電��で通信を行う、NFCやZigBee、Bluetoothなどの応��を狙った16ビットXAP5プロセッサコアを開発した。これは、英国のエレクトロニクス�噞の人脈作りに貢献するKTN（Knowledge Transfer Network）が主��(h┐o)した、Power Downセミナーにおいて発表したもの。今�vの統�kテーマは、New trends, technology & start-up opportunities in low power silicon & system design（低消�J電��半導��とシステム設��における新しいトレンドと�\術、ベンチャーのためのセミナー）である。

Cambridge社のプロセッサの応��には次のようなものがある。例えばLiボタン電池で10�Q間働き��ける応��では平均電流は1μA、単3�|電池で15�Q間働き��ける応��では平均電流は15μAがそれぞれ最�j(lu┛)と見る設��をしなければならない。ここではそのような微弱な電流で動作するセンサーネットワークやアクチュエータを�~動するSoCやSiPに組み込むコアに使う。図5はSoCで使う例である。

図5　XAP5コアをSoCに集積した例

電��やガスのメーター検針を�O動的に行う応��例では、データ送信は24時間に�k�vで、それ以外は、低いデューティレシオでデータを捕捉し蓄積しておく。この場合、�j(lu┛)�霾�の時間はオフ�X(ju└)��にあり、データを捕捉するときだけ100μA��度流し、1日�k�vのデータ送信には20mAを流す。時間的にオフ�X(ju└)��が圧倒的に長いようにしておくため平均電流が1~10μAと低い動作が可�Δ砲覆襦Ｅ徹気�1.2Vあるいは1.8Vにする。メモリーは応��にもよるが64KB(バイト)のRAM、1KBのROMなどを���Tする。データを保�eするRAMとしては不ｧ発性RAMでもよいし、あるいはRAMデータを保�Tするフラッシュを�{加してもよい。ただし、ウェークアップ�X(ju└)��から素早く立ち�屬�れるようにレイテンシーの�](m└i)い構成にする。

こういった応��に要求されるプロセッサとしては、少ないソフトウエアですむようにコード効率を高くすることが��要となる。コード/データはユーザー��と優先��とを分けておく。しかもOSや通信プロトコルスタック、ソフトウエアのアップグレードなどもサポートする��要がある。

今�v開発したXAP5プロセッサコアは、メモリーアドレス空間のみ24ビットで最�j(lu┛)16MBまでのメモリーを使えるようにしている点以外は、データ幅、レジスタ幅などは16ビットにする。130nmプロセスで作��したコアの�C積は0.09 mm2以下、1万8000ゲート相当だという。ダイナミックな消�J電��は27μW/MHzで、消�J電��当たりの性�Δ�25,000MIPS/W。

プロセサIPはVerilog RTLとしてソフトコアでライセンスする。Bluetoothで最�j(lu┛)の�x場シェアを��(┐i)るCSR社はこのXAPアーキテクチャをとる。同社はCambridge Consultantsからスピンオフして設立された。ソフトウエアの開発環境とデバッグ環境もツールを���TしておりxIDEという�@称で販売する。詳細は、同社ホームページのXAPプロセッサを参照。