Samsungは横�p�x鶴見区にサムスン日本研�|所をすでに�eっているが、この研�|所はスマートフォンの����調達に�△┐襪燭瓩竜鯏世任△蝓�半導��研�|所ではない。スマホのプリント�v路基��には日本��の基��や����が�H数使われており、それらの先端����を調達するための役割を�eつ。

今�v、半導��拠点ということで、�`的は何かを考察してみよう。メモリかファウンドリか、という点では少なくともメモリではなかろう。メモリはDRAM、NANDフラッシュともトップメーカーであり、エンジニアの少ない日本でメモリ工場を�\やすことは考えにくい。

ではファウンドリか、と言えばこれも実は考えにくい。Samsungのファウンドリは先端プロセスにフォーカスしており、90nm以�屬離廛蹈札垢砲���く興味を�eっていない。TSMCは2nm、3nmプロセスを開発していながらも、65nm、90nm、120nmなどのアナログやRF、パワーなどのスペシャリティプロセスも�eっていることとは�款氾�だ。しかし、5nm以下の微細なプロセスノードでは、SamsungはTSMCをライバル��している。

図1　建設中のJASMの�y本工場　出�Z：Private communication

�k�機▲薀ぅ丱襪�TSMCはデンソーおよびソニーと共同で�y本に新工場を建設中である（図1）。しかし、プロセスノードは12/16nmと22nm/28nmであり、5nmや3nmとは�\術が異なる。TSMCの�y本法人のJASMは�O動�Z向けのチップ�攵�が�`的であるが、Samsungがこれと同じような工場を作る�T味がない。

ではSamsungの�T図は何か。恐らく2.5D/3DのICを開発する拠点としての役割であろう。TSMCは日本���Bの誘致とは関係なく�O��でつくばに3D-IC開発センターを設��した。TSMCやSamsung、Intelは、実際のプロセス微細�∨，�15nm��度であっても5nmや3nmプロセスと称している。5nmや3nmに相当する性�Δ箴嫡J電��を�uるため、3次元の立��的なレイアウトを�~使する。このエリアスケーリング（別�@DTCO: Design Technology Co-Optimization）で3次元のFinFET構�]やビアホール、コンタクトホールなどの3次元化を進めてきたが、これも2028�Qくらいまでしか��かない、という見�気�出てきている。

IC�屬暴言僂垢襯肇薀鵐献好真瑤蓮�18〜24カ月ごとに倍�\するというムーアの法�Г蓮▲轡好謄爛灰好箸�下がる限り、実は今後も��く。ではどうやってトランジスタ数を�\やしていくか。その解が、2.5D/3D-ICである。TSMCは同じプロセスノードなら、2.5D/3D-ICであれば集積度は6〜10倍�屬�るというデータを��してきた。

TSMCの背中を�{いかけるSamsungが日本に半導��拠点を設けるなら、やはり2.5D/3D-ICの開発になると見ることは�O��であろう。3nmの次に2nmが開発されたとしても、その後のGAAの相��形式のロジックとなるCFETやナノシートなどに��要な新材料開発やパッケージングの材料開発は日本が�咾ぁ�となると日本に研�|開発拠点を��き、日本の材料メーカーとコラボレーションすることは理にかなっている。

2.5D/3D-IC開発では、Cuピラーと半田ボールで微細な接��を行う。インターポーザのような再配線層のウェーハやブリッジチップとの接��や、チップ-ウェーハ間、ウェーハ-ウェーハ間などの端子接��ではバラつきの問��や、半田ボールのエレクトロマイグレーションの問��、3D化による放�Xの問��など解��すべき問��が�Hい。��に信頼性�屬量筱�が�兩僂靴討い襦Ｆ�本の材料メーカーとじっくり議�bしながら�Dり組んでいかなければ解��は�Mしい。しかも、材料といっても素材とコンパウンドとも違う。このためSamsungは日本に来なければサプライチェーンにまで踏み込むことができなくなる。

日経新聞には、「サムスンは今�v、立��構�]の半導��デバイスの組み立て・試作ラインを�D�△垢襦９發ざ\術��を�eつ日�Uの素材・����メーカーとの共同研�|によって�攵��\術を高める」と報じられており、日経報�Oが��しければ、Samsungの日本の拠点は先端パッケージセンター的な研�|施設になるであろう。