Semiconductor Portal

» セミコンポータルによる分析 » 噞分析

]に広がっているオープンスタンダードのRISC-Vコア

RISC-V(リスクファイブと発音)が]に広まってきた。データセンター向けのアクセラレータやAIチップ、セキュリティ啣酬燭離◆璽テクチャ、クルマコンピュータのプラットフォーム、あるいはマイコンなどさまざまなコンピュータのプラットフォームとして広がりを見せている。オープンスタンダードは根fにあるからだ。

コンピュータは、基本的にkつのハードウエアプラットフォームを作り、その屬妊愁侫肇Ε┘△悩絞眠修鮨泙襯泪轡鵑任△襦「オープンスタンダードの格を共に作る人たちの@神がRISC-Vにはある」。こう語るのはRISC-V Internationalの日本代表であるQ崎俊平。同はかつて日立作所でSHマイコンを開発していたトップエンジニアだ。

RISC-Vアーキテクチャでデータセンター向けのコンピュータチップを開発しているEsperantoやTenstorrentの狙いは、NvidiaのGPUの1/10〜1/4という低い消J電のAIチップの開発を`指すためだ。「最先端のGPUであるH100チップをもし100万個使ったら收AIシステムの消J電はべらぼうにjきくなり、原発1基や2基では官できなくなる」とQ崎は言う。これは2〜3Q先には現実的になってくる。

もともとRISC-Vは、カリフォルニアj学バークレイ鬚David Patterson教bとKrste Asanovich教bから開発したフリーのCPUコアであり、GitHubにも登{されたオープンなCPUアーキテクチャである。しかも命令セットは本来のRISCアーキテクチャのように47命令しかない。これにカスタム命令を{加するのである。このため、カスタムCPUを設しやすい。すでにルネサスは独O設のRISC-V CPUコアを開発し、SoCを設していくレベルに達している。

2024Q1月中頃、東Bj学で開されたRISC-V Dayでは、RISC-Vを}Xけているさまざまな企業が登場した。データセンター向けのアクセラレータを開発しているVentana Micro Systems社は、RISC-VのCPUコアだけではなくチップレットやSoCも開発している。2018Qに設立され、シリコンバレーに拠点をく同社の中核メンバーはArmの64ビットアーキテクチャを開発してきたエンジニア集団だ。

チップレットを念頭にくスタートアップであるからこそ、ダイ2ダイ(D2D)といった3D-ICのインターフェースを作り、チップレットのY格を`指すUCIeに拠するチップレットを提供できるようにする。狙いはやはりAIで、收AIからエッジAIまでをカバーする。現在4nmプロセスで設するCPUコア「Veyron 2」を開発中だ。 AMDのEPYCシリーズやIntelのXeon、Arm 64よりも消J電当たりの性Δ屬欧訐濕となっている。GPUも搭載できるように共~キャッシュのコヒーレンシー(CPUもGPUも同じメモリをアクセスできること)を高め、コヒーレントなNoC(Network on Chip)バスで192コアを動作できる。

W才CPUデザイナーのJim Keller率いるTenstorrentは、Jimと同様AppleでSoC「Aシリーズ」を設していたWei-han LienがチーフCPUアーキテクト兼シニアフェローとして講演した。「なぜRISC-Vか」という問いに瓦靴動焚爾里茲Δ妨譴辰討い襦「Q国の専門家とBをしてきて半導は極めて_要なであるという認識でk致した。CPUは水や電気と同じようなインフラになった。しかもAIは今後さまざまなところに広がる_要な\術であるから、AI+CPUの半導チップを作ることを`指している。それも単価10ドルと極めてWいチップを`指す。そして、AI+CPUチップはエッジからハイエンドまでカバーするためRISC-Vが最適だ」。


Tenstorrent Ascalon Clusters

図1 Tenstorrentの高性ΔRISC-VコアAscalon


現在、高性ΔRISC-VコアとしてAscalonを設(図1)、さらに低消J電の4nmチップレットQuasarと、CPU+GPUのスケーラブルなチップレットとしてGrendelを開発中で(図2)、今Q度にテープアウトする予定だ。H数のIPコアを接できるようにするためNoCマネージャーを設、Texsixコア1個から数hチップまで拡張できるように入出を設している。Lienにビジネスモデルについて問すると、当分はCPU+AIチップレットをチップレットやチップビジネスの核とするが、来は(もっとAIモデルの学{を]縮できる)コンディショナルコンピューティング(ネットワークのk陲世韻鯊Iして動作させるコンピューティング}法)に進むだろうと答えた。


TenstorrentのChip Roadmap & Tapeout Schedule

図2 TenstorrentのCPU+GPUコアのGrendel


EDAのトップベンダーであるSynopsysは最Z、ImperasをA収、RISC-V\術を}に入れた。以iにA収したARC International社のCPUコアに加え、ARC命令を拡張命令に加えたRISC-Vバージョンも提供し始めた。

中国のファブレスGagaDevice社はこれまでArmベースのマイコンを設してきたが、ここにRISC-Vコアもポートフォリオに加えた。RISC-Vマイコンは、]晶コントローラやコーヒーマシン、電子タバコなどc攜けのがHいが、最ZはO動Z関係の顧客が\えてきたとしている。


RISE(RISC-Vソフトウェアエコシステム)のミッションとボードメンバー

図3 RISC-V向けソフトウエアを開発するエコシステムRISE(RISC-V Software Ecosystem) LINUXファンデーションのプロジェクトのkつ


「これからはRISC-Vのエコシステムをどう広げていくかが問われている。ソフト会社(図3)やファウンドリなどすそ野を広げていくことが普及につながる」、と東jj学院工学研|科システムデザイン研|センター兼電機U工学専の池田教bは締めくくった。

(2024/1/31)
ごT見・ご感[
麼嫋岌幃学庁医 57pao撹繁忽恢喟消窒継篇撞| 忽恢撹繁忝栽消消消消消| 冉巖窒継壓瀛啼| 槻繁円郭通円恂的序肇窒継篇撞 | 撹繁天胆匯曝屈曝眉曝菜繁| 冉巖忽恢娼瞳匯曝屈曝湘湘 | 撹繁來伏住寄頭窒継心挫| 消消娼瞳忝栽窮唹| 槻溺蒙仔匯雫畠井篇撞| 忽恢匯雫谷頭篇撞| 999消消消窒継娼瞳殴慧| 磔碕垪弼篇撞壓| 冉巖岱鷹涙鷹喟消音触壓| 91篇撞及匯匈| 挫値挫侮挫訪挫啣窒継篇撞| 冉巖va壓va爺銘va音触和墮 | 爺爺荷爺爺孤爺爺螺| 冉巖av涙鷹娼瞳弼怜匚惚恭音触| 奧槻奧溺懲俟奧槻奧溺壓匯軟| 忽恢壓濔瞳屈曝孕洗啀| mikko膨峪弌強麗議兆忖 | 剋囁桟眉雫dvd| 畠窒継a雫谷頭窒継心| 消消励埖爺忝栽| 爺爺弼爺爺符爺爺荷| 嶄猟岱鷹繁曇狼双匯曝屈曝| 天胆忽恢撹繁娼瞳匯曝屈曝眉曝| 怜匚篇撞窒継心| 弼忝栽窒継篇撞| 忽恢弌篇撞低峡議| 冉巖徭田天胆忝栽| 溺繁委暴繁何了闇蝕篇撞壓濘| 冉巖va消消消玻玻玻消消| 麟利嫋窒継壓濆杰| 忽恢麼殴壓瀲伺| 2021忽坪娼瞳消消消消唹垪| 富絃涙鷹匯曝屈曝屈眉曝| 消消娼瞳忽恢娼瞳冉巖谷頭| 天胆匯曝屈曝眉曝壓濆杰| 冉巖天胆晩昆爺銘壓濆杰| 握秤戯喟消秘笥利峽遍匈|