���]に広がっているオープンスタンダードのRISC-Vコア
RISC-V（リスクファイブと発音）が���]に広まってきた。データセンター向けのアクセラレータやAIチップ、セキュリティ�啣酬燭離◆璽�テクチャ、クルマ��コンピュータのプラットフォーム、あるいはマイコンなどさまざまなコンピュータのプラットフォームとして広がりを見せている。オープンスタンダードは根�fにあるからだ。
コンピュータは、基本的に�kつのハードウエアプラットフォームを作り、その�屬妊愁侫肇Ε┘△悩絞眠修鮨泙襯泪轡鵑任△襦�「オープンスタンダードの��格を共に作る人たちの�@神がRISC-Vにはある」。こう語るのはRISC-V Internationalの日本代表である�Q崎俊平��。同��はかつて日立��作所でSHマイコンを開発していたトップエンジニアだ。
RISC-Vアーキテクチャでデータセンター向けのコンピュータチップを開発しているEsperantoやTenstorrentの狙いは、NvidiaのGPUの1/10〜1/4という低い消�J電��のAIチップの開発を�`指すためだ。「最先端のGPUであるH100チップをもし100万個使ったら�收�AIシステムの消�J電��はべらぼうに�jきくなり、原発1基や2基では�官�できなくなる」と�Q崎��は言う。これは2〜3�Q先には現実的になってくる。
もともとRISC-Vは、カリフォルニア�j学バークレイ�鬚�David Patterson教�bとKrste Asanovich教�bから開発したフリーのCPUコアであり、GitHubにも登�{されたオープンなCPUアーキテクチャである。しかも命令セットは本来のRISCアーキテクチャのように47命令しかない。これにカスタム命令を�{加するのである。このため、カスタムCPUを設��しやすい。すでにルネサスは独�O設��のRISC-V CPUコアを開発し、SoCを設��していくレベルに達している。
2024�Q1月中頃、東�B�j学で開��されたRISC-V Dayでは、RISC-Vを�}�Xけているさまざまな企業が登場した。データセンター向けのアクセラレータを開発しているVentana Micro Systems社は、RISC-VのCPUコアだけではなくチップレットやSoCも開発している。2018�Qに設立され、シリコンバレーに拠点を��く同社の中核メンバーはArmの64ビットアーキテクチャを開発してきたエンジニア集団だ。
チップレットを念頭に��くスタートアップであるからこそ、ダイ2ダイ（D2D）といった3D-ICのインターフェースを作り、チップレットの�Y����格を�`指すUCIeに��拠するチップレットを提供できるようにする。狙いはやはりAIで、�收�AIからエッジAIまでをカバーする。現在4nmプロセスで設��するCPUコア「Veyron 2」を開発中だ。 AMDのEPYCシリーズやIntelのXeon、Arm 64よりも消�J電��当たりの性�Δ��屬欧訐濕�となっている。GPUも搭載できるように共�~キャッシュのコヒーレンシー（CPUもGPUも同じメモリをアクセスできること）を高め、コヒーレントなNoC（Network on Chip）バスで192コアを動作できる。
�W才CPUデザイナーのJim Keller率いるTenstorrentは、Jimと同様AppleでSoC「Aシリーズ」を設��していたWei-han Lien��がチーフCPUアーキテクト兼シニアフェローとして講演した。「なぜRISC-Vか」という問いに�瓦靴動焚爾里茲Δ妨譴辰討い襦�「�Q国の専門家と�Bをしてきて半導��は極めて�_要な����であるという認識で�k致した。CPUは水や電気と同じようなインフラになった。しかもAIは今後さまざまなところに広がる�_要な�\術であるから、AI+CPUの半導��チップを作ることを�`指している。それも単価10ドルと極めて�Wいチップを�`指す。そして、AI+CPUチップはエッジからハイエンドまでカバーするためRISC-Vが最適だ」。
図1 Tenstorrentの高性�Δ�RISC-VコアAscalon
現在、高性�Δ�RISC-VコアとしてAscalonを設��（図1）、さらに低消�J電��の4nmチップレットQuasarと、CPU+GPUのスケーラブルなチップレットとしてGrendelを開発中で（図2）、今�Q度��にテープアウトする予定だ。�H数のIPコアを接��できるようにするためNoCマネージャーを設��、Texsixコア1個から数�hチップまで拡張できるように入出��を設��している。Lien��にビジネスモデルについて��問すると、当分はCPU+AIチップレットをチップレットやチップビジネスの核とするが、��来は（もっとAIモデルの学�{を�]縮できる）コンディショナルコンピューティング（ネットワークの�k�陲世韻鯊��Iして動作させるコンピューティング�}法）に進むだろうと答えた。
図2 TenstorrentのCPU+GPUコアのGrendel
EDAのトップベンダーであるSynopsysは最�Z、Imperasを�A収、RISC-V�\術を�}に入れた。以�iに�A収したARC International社のCPUコアに加え、ARC命令を拡張命令に加えたRISC-Vバージョンも提供し始めた。
中国のファブレスGagaDevice社はこれまでArmベースのマイコンを設��してきたが、ここにRISC-Vコアも����ポートフォリオに加えた。RISC-Vマイコンは、�]晶コントローラやコーヒーマシン、電子タバコなど�c�攜�けの����が�Hいが、最�Zは�O動�Z関係の顧客が�\えてきたとしている。
図3 RISC-V向けソフトウエアを開発するエコシステムRISE（RISC-V Software Ecosystem） LINUXファンデーションのプロジェクトの�kつ
「これからはRISC-Vのエコシステムをどう広げていくかが問われている。ソフト会社（図3）やファウンドリなどすそ野を広げていくことが普及につながる」、と東�j�j学院工学研�|科システムデザイン研�|センター兼電機�U工学専��の池田��教�bは締めくくった。
