LEAP、FPGA��スイッチ、STT-MRAM、TRAMをVLSI Sympoで発表
�盜饂�間6月10日からハワイで開かれる2014 Symposia on VLSI Technology and CircuitsでLEAP（��低電圧デバイス�\術研�|組合）が3�|類のメモリを発表する。FPGAのスイッチとして使う「原子�‘扱織好ぅ奪船妊丱ぅ后廚�STT-MRAMの�k�|「磁性変化デバイス」、PCRAMの�k�|「相変化デバイス」である。
図1 原子�‘扱織好ぅ奪舛量麓或沺―儘Z：LEAP
書込み時間10nsの原子�‘哀好ぅ奪�
原子�‘扱織好ぅ奪舛任�10nsの高�]動作を1Mビットのメモリアレイを��いて確認した。このスイッチは、�w��電解��をCuとRuの電極で挟んだ構�]を�eち、Cuイオンの�‘阿砲茲辰椴湘填砲�接��されている、されていないかという�X��を実現する(図1)。Cu電極にプラス電圧をかけるとCuイオンが電極から�‘阿�Ru電極とつながるとオンになり、Cu電極にマイナス電圧をかけるとCuイオンが元の電極に戻りオフになる。�w��電解��の厚さは4~5nmと薄い。
オン/オフ時間は10ns��度と��来の原子スイッチよりも2桁�]いため、10億(1G)個のスイッチをシリアルに切り��えても10秒��度でプログラムが終わる。このメモリスイッチは不ｧ発性であるため、待機時は電源をオフすることができる。すなわち待機電��はゼロである。
LEAPがこれまで開発してきたスイッチデバイスでは、Cu表�Cが�┣修気�Cuイオンが�科�に発�擇靴覆�なるため、オフからオン�X��に���，垢襪里縫好ぅ奪�1個で1µsの時間がかかっていた。10億個のスイッチだと1000秒、すなわち16.6分もかかることになる。今�vは、Cu電極表�CをTiAl合金で�戮ぁ�Cu表�Cの�┣修鯔匹い�。スイッチさせるための電圧は2.1V��度まで下がった。読み出し電圧はもっと低くて済む。
図2 1MビットのセルアレイとShmooプロット 出�Z：LEAP
このスイッチの書き換え�v数が1000�v��度なので、LEAPはFPGAの�v路切り��えスイッチ����を�[定している。今�vは1Mビットのメモリアレイを試作し、Shmooプロットで2.1V以�屬任△譴倅�ビットのスイッチが動作できたことを確認した(図2)。現在、1ブロックセルに2個のLUT（ルックアップテーブル）を集積した64×64セルのロジックアレイを試作中だとしている。
書き換え電流を1/3に削��したSTT-MRAM
磁性トンネル接合を��いたSTT-MRAM（Spin Transfer Torque Magnetic Random Access memory）では、LEAPは高集積化と低消�J電��化を�{求している。共に、メモリのセル�C積を小さくすることで達成できる。しかし、リソグラフィでマスクパターンを加工するだけでは微細化と共に線幅のバラつきは�jきくなる。LEAPの実�xでは、例えばマスクパターン幅を70nmから60nm、50nmへと微細化すると、そのバラつき3σは順に3.9nmから4.7nm、6.2nmへと広がっている。
そこで微細化してもバラつきを拡�jさせない�\術をLEAPは開発した。これはセルのMTJ（磁性トンネル接合）�霾�を�┣修気擦襪海箸妊札襯侫▲薀ぅ鵐瓮鵐氾�に微細にしようとする�\術(図3)。��来は、MTJとその�屬離瓮織襯蓮璽疋泪好�を形成した後、セル����をシリコン窒化膜で�戮辰討い拭�今�vはMTJの周囲を�┣修気擦晋紂▲札諞���をさらに�┣祝譴��戮�、最終的に窒化膜で�戮辰新舛砲覆�。リソグラフィでのメモリセルの直径は35nmであり、MTJの�┣祝譴�15nmの厚さであるから、その差20nmがメモリセルの直径となった。
図3 セル周囲を�┣修轡札襯侫▲薀ぅ鵐瓮鵐箸妊札襪鯣�細化する 出�Z：LEAP
16Kビットのセルアレイを試作、MTJの�B�^値のワイブル分布をとったところ、��来プロセスによるアレイと��く同じ��きを��し、バラつきは変わらないことを確認した。この�T果、書き換え電流は16Kセルの中央値で15µAと��来の1/3に下がった。磁気�B�^のオン/オフ比は中央値で��来プロセスの73%から86%へと�屬�り、「1」、「0」マージンが広がる良好な�妓�になった。ただし、図4では磁気スピンの向きが平行（P）から反平行（AP）、あるいはその逆のワイブル分布を��しているが、ややマージンが狭くなっている。これについてLEAPは、エッチング形�Xによるバラつきだろうと見ている。
図4 STT-MRAMの書き換え電流が下がる 出�Z：LEAP
LEAPはSTT-MRAMをコンピュータシステムのキャッシュメモリに使うことを�[定しているが、そのアクセス�]度の20ns��度は�uられているとしている。��来のSRAMだとキャッシュメモリの�C積が�jきくメモリ容量を�\やせないが、STT-MRAMはセル�C積が小さい。このため、高集積化が可�Δ妊劵奪販┐�高められると見ている。
ストレージあるいは、DRAMとストレージをつなぐストレージクラスメモリへの応��を�`指す新しい相変化メモリT（Topological-switching）RAMでは、書き換え電圧を��来PRAMの5.1Vから2.0Vへ低��した。すでに1月下旬のLEAP報告会で、発表している(参考�@料1)が、書き換え�v数は100万�v以�屬△�、書き換え時間も100ns以下と�]い。Mビットクラスのメモリアレイの試作を進めている。ただ、ストレージとして使うためにはメモリセルのスイッチングをトランジスタではなくダイオードで行う�擬阿��気�高集積化に�~�Wだと見ている。
LEAPは平成26�Q度までの5�Q間に渡るプロジェクトであり、2015�Q3月（平成26�Q度��）までに、これらのデバイスの実��化のメドを立てる��要がある。
参考�@料
1. 新型相変化メモリをTRAMとLEAPが命�@ (2014/02/18)
