もし、半導��の微細化が�Vまったら？(1)
昨�Q、�盜颯謄�サス・インスツルメンツや日本のソニーなどが、相次いで45nm世代以�Tの微細化を行わないことを発表した。また、最先端のArF�]浸リソグラフィ����が立ち�屬�りつつあるが、次世代の高屈折率�]浸開発は��挫し(�R1)、EUVLの量�橑��には、�\術的にも経済的にも�jきな困�Mが予�[されている。さらに、32nm世代以�Tを量��するためには、Cu配線�B�^の�\�jや微細トランジスタのばらつき問��を解��しなくてはならない。
果たして、半導��の微細化はどこまで��くのだろうか？微細化の限�cは、いつ、どのように訪れるのだろうか？もし、半導��の微細化が�Vまったとしたら、どのようなインパクトがあるのだろうか？
本�Mでは、半導��の微細化が�Vまった場合、(1)半導��の���|別に見たインパクト、（2）���|別の�x場��模および成長予�Rから見たインパクト、（3）アプリケーションから見たインパクト、（4）世�c人口予�Rなどのマクロ経済から見たインパクト、以�屬砲弔い胴融，垢襦�
（1）半導��の���|別に見たインパクト
半導��の���|別の微細加工線幅分布を見ると微細化の最先端を突っ走っているのは、MPUとメモリー、および�k�陲�ASIC＆ASSPである（図1）。もし、微細化が�Vまった場合、MPUとメモリには、�jきなインパクトがあると予�[できる。すなわち、高�]化、高集積化、および、低コスト化を�k挙に実現する�}段がなくなってしまうからだ。
インテルがマルチコア化したプロセッサを開発し、サムスン、東��、エルピーダなどが、TSVを��いたメモリの積層化を�}がけ、ザイキューブが提唱した��次元実���\術が�H���Cで検討されている。これは、現時点で�Jに、微細化の限�cが見え隠れし始めたことに原因があるといえるだろう。
�k�機⌒k�陲�ASICやASSPを除けば、ロジック、アナログ、および、ディスクリートには、微細化が�Vまったことによるインパクトは、ほとんどない。これらは、�Jに、���|�w�~の理�yから、微細化する�T味がなくなっているからだ。
このことは、図2に��したウェーハ消�Jの線幅分布を見ても��らかである。微細化が500nm、350nm、250nm、…、65nmと�P�tしていっても、��ての半導��が最先端の微細化�\術を使って作られるわけではない。65nmの微細化�\術が開発されても、500nm以�屬離妊丱ぅ�、350nmのデバイス、250nmのデバイス、…、〜90nmデバイスは、依��として���]され��けている。まるで、地層を�_ねるように、65nmデバイスが��加的に���]されるのである。ただし、150nmデバイスおよび110nmデバイスのように、何らかの理�yで、半導���x場から��く�eを消してしまうものもある。
（2）�x場��模から見たインパクト
微細化が�Vまった場合、MPU、メモリー、�k�陲離蹈献奪�にインパクトがあることが分かった。では、その�x場��模はいかほどであろうか？2006�Q度の���|別の売�峭瞻x場��模(�R2)を見ると、微細化が�Vまったとしたら（実際には�Vまっていないが）、DRAM $33.8B、NANDフラッシュメモリー $11.5B、MPU $33.2Bに影�xが出る（図3）。この総和は、半導���x場���� $262.8Bの30%に相当する。これに最先端のロジックを加えて、半導���x場の約1/3に影�xがあるといえる。逆の言い�気鬚垢譴�、2/3には影�xがないといえる。
ここまで、（無理矢理）微細化が�Vまったと仮定した場合の考察を行った。実際には、2010�Q以�T、Cu配線の問��により微細化のスローダウンが始まり、2013�Qにトランジスタのばらつき問��、およびEUVLの経済的・�\術的問��により微細化が�Vまる可��性がある。
その時、最も�jきなインパクトを�pけるのは、どの���|か？���|別�x場��模と成長率（2010�Q/2005�Q）予�R(�R3)から、インパクトを�pける���|で、最も�jきな�x場��模を�eつものはMPU、次いでDRAMである（図4）。
�k��、最も成長率の高い���|はNANDフラッシュメモリーである。したがって、微細化が�Vまったことにより成長が最も阻害されるのはNANDフラッシュメモリーであるといえるだろう。ただし、東��などは、NANDフラッシュメモリーの��次元化やナノインプリント の導入などを検討しており、これらのブレークスルーが成功すれば、��なる高成長が期待できるといえる。
次�Mでは、PC、携帯電�B、デジタル家電、クルマなど、半導��を中核����として��いるアプリケーションに、どんなインパクトがあるのかを考察する。
（株）��電舎およびK square micro solution（株）�峙薀侫Д蹇�
長�K�\術科学�j学 極限エネルギー密度工学研�|センター 客�^教�b
湯之�嵶�
�R1：5月16日、ニコンは、高屈折率�]浸の開発を中�Vすると発表した。
http://techon.nikkeibp.co.jp/article/NEWS/20080516/151861/
�R2：VLSI Report SPECIAL SURVEY 42 2007半導��マーケット・企業、プレスジャーナル
�R3：アイサプライの予�Rによる。
�R4：ナノインプリントは、1995�Qに�盜颯廛螢鵐好肇鷭j学（当時はミネソタ�j学）のChou教�bにより開発された。機械プレスをナノパターン形成に��いる�\術であり、電子ビーム露光とドライエッチング�\術で作��したシリコン�┣祝譽癲璽襯匹鮹�いてポリメチルメタクリレート高分子薄膜に10nmパターンの転�^を実現し、この�\術がナノ構�]デバイスのための量���\術となりうることを��したことで世�c的に�R�`を浴びた。
